本发明涉及一种用于制造多层mems构件的方法和一种相应的多层mems构件。
背景技术：
尽管也可以应用任意的微机械衬底，但是本发明和本发明所基于的问题参照硅基的mems晶片衬底来阐释。
硅基的mems构件具有特殊的物理和电学的特性。
电学特性基本上取决于掺杂，而物理特性、尤其是导热性取决于硅的结晶性质。因此，单晶(纳米晶)硅具有最高148w/mk的导热性。
多种半导体工艺需要硅层在衬底晶片或者绝缘层如氧化物或氮化物上的外延生长。
在硅单晶层上的外延导致单晶生长，而在非结晶层如氧化物或氮化物上的外延不直接起作用。更确切地说，在这里首先需要沉积籽晶层。但是因为籽晶层不能单晶地产生，因此在氧化物上的外延也导致多晶的硅层。
因此，可以没有问题地制造层系统，如单晶硅/氧化物/多晶硅。多晶硅/氧化物/单晶硅/氧化物/多晶硅的层系统的制造不能通过外延或替代的沉积实现。
(例如由de3587210t2或ep0179491b1)已知由多晶硅通过激光再结晶来制造单晶硅层。但是，在这里对于各个层的导热性提出特定要求。此外，由于多晶层的均匀性限制了厚度均匀性。
自1986年已知硅直接键合(例如参见：appliedphysicsletters48，nr.1，1986，78-80页)。在这里两个晶片在高压下接触。硅直接键合也允许层系统、例如单晶硅与多晶硅或者单晶硅/氧化物与多晶硅以及单晶硅/氧化物与单晶硅直接键合。通过该方法也制造由具有小的层厚变化的单晶衬底晶片、氧化层和单晶功能层组成的soi晶片。
已知的通过抛光或蚀刻替代硅衬底的背面减薄的替代方案提供了所谓的智能切割方法(例如参见us5374564)。在这里通过氢离子注入在处理中在所期望的位置上产生干扰层，该干扰层在随后的加热中导致裂纹，由此晶片在该区域中炸开或裂开。
技术实现要素：
本发明实现一种根据权利要求1所述的用于制造多层mems构件的方法和一种根据权利要求11所述的相应的多层mems构件。
优选的扩展方案是从属权利要求的主题。
本发明所基于的思想在于，提供一种方法，通过该方法可以将具有小的厚度散差(＜1％)的单晶层组合到多晶层系中。在此，所有单个层通过已知的半导体工艺结构化。因此，可以自由选择单晶层在多晶层堆垛内部的位置。
本发明的核心是，在功能上在至少两个或更多个多晶层之间集成至少一个单晶层，其中，单晶层不直接定位在层堆垛的中间，即，在单晶硅层的上方和下方可以使用不同数量和厚度的多晶层。
本发明对于特定应用提供大的优点，在两个多晶硅层之间衬入薄的单晶硅层，并且因此将衬入层的好的导热性(148w/mk)以及该层的相应的机械特性组合。单晶层还可以由浓缩的或同位素纯的硅28组成，该硅28的导热性再次明显提升。
根据优选的扩展方案，在去除单晶载体层之后去除键合层并且在单晶功能层的背面上生长第二多晶层。
根据另一优选的扩展方案，使第二多晶层至少部分地在键合层上生长。这样能够使用键合层作为功能层。
根据另一优选的扩展方案，在单晶功能层的正面上生长第一多晶层。
根据另一优选的扩展方案，在正面上形成绝缘层并且使第二多晶层在绝缘层上生长。然后在之后的阶段中绝缘层可以局部地用作为牺牲层。
根据另一优选的扩展方案，将单晶功能层结构化为多个功能区域，在这些功能区域之间形成通向键合层的通孔，其中，在功能区域上并且在通孔中形成绝缘层，并且其中，在绝缘层中形成另一通孔以在正面上露出功能区域。由此能够实现简单的电接触和绝缘。
根据另一优选的扩展方案，在绝缘层上沉积第一多晶层，并且在相同步骤中在第一多晶层内部在露出的功能区域上形成单晶区域作为电的正面接触区域。由此能够与第一多晶层一起形成接触区域。
根据另一优选的扩展方案，在去除单晶载体层之后这样结构化键合层，使得在背面上露出功能区域，并且在键合层上沉积第二多晶层，并且在相同步骤中在第二多晶层内部在露出的功能区域上形成单晶区域作为电的背面接触区域。由此能够在必要时与正面接触区域相结合地形成简单的背面接触区域。
根据另一优选的扩展方案，在单晶载体层中形成注入损伤区域，其中，单晶载体层在去除时在注入损伤区域中裂开。这简化了载体层的去除。
根据另一优选的扩展方案，所述多层衬底是soi衬底。
附图说明
下面根据实施例参照附图阐释本发明的其他特征和优点。
附图示出：
图1a)-c)用于阐释根据本发明的第一实施方式的用于制造多层mems构件的方法和相应的多层mems构件的示意性垂直横截面视图；
图2a)-c)用于阐释根据本发明的第二实施方式的用于制造多层mems构件的方法和相应的多层mems构件的示意性垂直横截面视图；
图3a)-d)用于阐释根据本发明第三实施方式的用于制造多层mems构件的方法和相应的多层mems构件的示意性垂直横截面视图；和
图4a)-d)用于阐释根据本发明第四实施方式的用于制造多层mems构件的方法和相应的多层mems构件的示意性垂直横截面视图。
具体实施方式
在附图中相同的附图标记表示相同的或功能相同的元件。
图1a)-c)是用于阐释根据本发明的第一实施方式的用于制造多层mems构件的方法和相应的多层mems构件的示意性垂直横截面视图。
在图1a)中，附图标记100表示soi(silicon-on-insulator，绝缘体上硅结构)衬底，该衬底具有单晶载体层1、由二氧化硅组成的键合层2和单晶功能层3，该单晶功能层通过键合层2与载体层1连接。单晶功能层3具有正面v和背面r，并且一般用于在该单晶功能层中构造无源和/或有源的微机械构件。
载体层1典型地具有几百微米的厚度，而功能层3具有一般为几百纳米至几十微米的厚度。
根据图1b)，在单晶功能层3的正面v上生长多晶硅层4。
在图1c)中示出的随后的过程步骤中，通过另一cmp(chemicalmechanicalpolishing，化学机械抛光)减薄和/或背蚀刻直至由二氧化硅组成的键合层3来去除单晶载体层1。然后在另一单独的蚀刻步骤中同样去除键合层2。
在最后的过程步骤中，在单晶功能层3的背面r上生长由多晶硅组成的第二多晶层40。
因此，在图1c)的状态中存在以下层序，在该层序中单晶功能层3衬入到两个多晶层4、40之间。
在此，多晶层4、40可以具有不同厚度，例如，第一多晶层4处于几百纳米至几十微米的范围中，并且多晶层40处于50-200微米的范围中。
图2a)-c)是用于阐释根据本发明的第二实施方式的用于制造多层mems构件的方法和相应的多层mems构件的示意性垂直横截面视图。
在第二实施方式中，根据图2a)的初始状态相应于根据图1a)的初始状态。
与上述第一实施方式不同的是，根据图2b)随后使由二氧化硅组成的绝缘层20沉积在单晶功能层3的正面v上。接着在绝缘层20上生长由硅组成的第一多晶功能层4。
进一步参照图2c)，在该实施方式中通过背磨削或背蚀刻仅仅去除单晶载体层1，而将由二氧化硅组成的键合层2保留在单晶功能层3的背面上。
最后，在接着的过程步骤中使由硅组成的第二多晶层40a生长到键合层2上。
与第一实施方式不同的是，在这里单晶功能层3通过绝缘层2、20与多晶硅层40a、4或4a分开。
图3a)-d)是用于阐释根据本发明的第三实施方式的用于制造多层mems构件的方法和相应的多层mems构件的示意性垂直横截面视图。
根据图3a)，从根据图1a)的过程状态出发，将单晶功能层3结构化为多个功能区域3a、3b、3c、3d。功能区域3a、3b、3c、3d例如可以是相应的微机械结构的后来的接触区域或者后来的传感器区域或致动器区域。这些功能区域例如也能够在(未示出的)过程步骤中通过部分地去除键合层2变得可运动。
功能区域3a、3b、3c、3d通过通孔k1、k2、k3分开，所述通孔延伸直至键合层2的上侧并且相应地在通孔k1、k2、k3内部露出该上侧。
如在图3b)中示出，在接着的过程步骤中在根据图1a)的结构上沉积由二氧化硅组成的绝缘层20a并且使该绝缘层结构化。在此，绝缘层20a填充通孔k1、k2、k3，由此功能区域3a、3b、3c、3d被衬入。在接着的结构化步骤中，在绝缘层20a中形成另一通孔k4以在功能区域3c的正面v上露出该功能区域。
接着，如在图3c)中所示的那样，使多晶层4b沉积在绝缘层20a上，其中，在相同的过程步骤中在第一多晶层4b内部在露出的功能区域3c上形成单晶区域30作为电的正面接触区域。
最后参照图3d)，如在第二实施方式中那样去除单晶载体层1，并且使键合层2这样结构化，使得在背面r上露出功能区域3c。然后在键合层2和露出的接触区域3c上沉积第二多晶硅层40d，其中，与正面v类似地在功能区域3c的背面r上形成单晶区域31，该单晶区域起到电的背面接触区域的作用。
因此，功能区域3c在正面和背面上触点接通，而功能区域3a、3b、3d完全衬入在绝缘层20a中。
在这里未详细示出的其他过程步骤例如可以包括上面提到的某些功能区域的活动性。在这里也未示出用于电附接的其他过程步骤，例如通过相应的金属接触部和导体轨或类似结构。
图4a)-d)是用于阐释根据本发明的第四实施方式的用于制造多层mems构件的方法和相应的多层mems构件的示意性垂直横截面视图。
在第四实施方式中，根据图4a)同样使用soi衬底100，但是在单晶载体层1a中形成注入损伤区域1000，该注入损伤区域尽可能靠近键合层2。这种注入损伤区域1000包括受干扰的晶体结构，这能够用于后来的“智能切割”。
进一步参照图4b)，在单晶功能层3上形成由硅组成的第一多晶层4。
然后紧接着在图4b)中所示的过程状态，在通常1000℃的高温下进行热处理，其中，单晶载体层1a在注入损伤区域1000的区域中裂开，这导致根据图4c)的过程状态。
进一步参照图4d)，蚀刻掉或磨削掉剩余的单晶载体层1a，并且接着蚀刻去除键合层2。
与上述第一实施方式类似地，然后在单晶功能层3的背面r上沉积第二多晶功能层40，对此根据图4d)的过程状态相应于根据图1c)的过程状态。
当然，可以在所有上述的实施方式中应用单晶载体层1a的这种智能切割方法。
尽管已参照优选的实施例描述了本发明，但是本发明不局限于此。尤其所提到的材料和拓扑只是示例性的并且不局限于所阐释的示例。
层的几何形状尤其非常简化地示出，而本发明能够应用于明显更复杂的几何形状。
示例性引用的层也不局限于所提到的层，而是可以通过多晶层和单晶层的任意组合来使用。