本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术：
随着半导体技术的不断发展，在传感器(motionsensor)类产品的市场上，智能手机、集成cmos和微机电系统(mems)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
其中，微电子机械系统(mems)在体积、功耗、重量以及价格方面具有十分明显的优势，至今已经开发出多种不同的传感器，例如压力传感器、加速度传感器、惯性传感器以及其他的传感器。
在mems领域中，mems传感器中的空腔结构采用键合方式(bonding)形成，一种广泛采用的键合方法为金属-金属键合，或金属-半导体键合(eutecticbonding)。
在mems器件形成的过程中，目前所述键合工艺大都存在键合质量差，使得制备得到的mems器件的性能和良率较低。
因此，为解决目前工艺中的上述技术问题，有必要提出一种新的半导体器件的制造方法。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制造方法，所述方法包括：
提供第一晶圆，在所述第一晶圆表面上形成有接合环和覆盖所述接合环的停止层；
蚀刻部分厚度的所述停止层，以在所述接合环的内外两侧形成凹槽和通过所述凹槽与所述接合环间隔的停止环，其中，所述凹槽露出所述接合环的部分侧壁；
执行清洗步骤，以去除所述蚀刻过程中在所述接合环的侧壁上形成的残留物。
可选地，在所述清洗步骤之后，所述方法还包括：
提供掩膜，以覆盖所述接合环；
蚀刻去除所述停止环之外的所述停止层，以露出所述第一晶圆的表面；
去除所述掩膜。
可选地，所述停止层的厚度为8千埃-10千埃。
可选地，所述凹槽底部的所述停止层的厚度为3千埃至4千埃。
可选地，选用羟胺系列清洗液执行所述清洗步骤。
可选地，形成所述停止环的方法包括：
在所述接合环内外两侧的所述停止层上形成两个与所述接合环间隔嵌套设置的环状的掩膜层；
以所述掩膜层为掩膜蚀刻所述停止层，以形成所述停止环；
去除所述掩膜层。
可选地，所述第一晶圆的下方还设置有cmos晶圆；所述cmos晶圆和所述第一晶圆之间还形成有空腔，在所述空腔底部的所述cmos晶圆上还形成有功能材料层和贯穿所述第一晶圆的互连结构。
可选地，在所述清洗步骤之后，所述方法还包括：
图案化所述第一晶圆，以在所述第一晶圆中形成与所述空腔连通的开口。
可选地，去除所述掩膜之后，所述方法还进一步包括：
提供第二晶圆，并将所述第二晶圆通过所述接合环与所述第一晶圆相接合。
可选地，形成所述停止层的步骤包括：
在所述第一晶圆上形成第一停止层，以覆盖所述第一晶圆的表面和所述互连结构；
图案化所述第一停止层，以形成接合环开口，露出所述互连结构；
在所述接合环开口中填充接合材料层，以形成与所述互连结构连接的所述接合环；
在所述第一停止层和所述接合环形成第二停止层，以覆盖所述第一停止层和所述接合环。
可选地，所述停止层选用氧化物；
所述接合环选用金属材料。
为了克服现有技术中存在的问题，本发明提供了一种半导体器件的制造方法，在所述方法中在所述接合环两侧形成所述停止环的过程中仅部分地蚀刻所述停止层，而不完全去除所述第一晶圆表面的所述停止层，使所述停止层继续覆盖所述第一晶圆的表面，从而对所述第一晶圆形成保护，避免在清洗步骤中对所述第一晶圆造成损失。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图；
图2a-图2g为本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图1以及图2a-图2g来描述本发明实施例提出的半导体器件的制造方法一个示例性方法的详细步骤。其中，图1为本发明的另一个实施例的一种半导体器件的制造方法的示意性流程图，具体地包括：
步骤s1：提供第一晶圆，在所述第一晶圆表面上形成有接合环和覆盖所述接合环的停止层；
步骤s2：蚀刻部分厚度的所述停止层，以在所述接合环的内外两侧形成凹槽和通过所述凹槽与所述接合环间隔的停止环，其中，所述凹槽露出所述接合环的部分侧壁；
步骤s3：执行清洗步骤，以去除所述蚀刻过程中在所述接合环的侧壁上形成的残留物。
本实施例的半导体器件的制造方法，具体包括如下步骤：
执行步骤一，提供第一晶圆203，在所述第一晶圆上形成有接合环205，在所述第一晶圆203的表面上形成有覆盖所述接合环的停止层207。
具体地，在本发明中所要制备的器件为mems器件，所述第一晶圆203为mems晶圆，所述第一晶圆203可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。
所述mems器件包括但不限于图形传感器，压力传感器、加速度传感器以及mems麦克风等，在本发明中为了更好地说明该mems器件的制备过程，以加速度传感器为例进行说明，其他mems器件的制造方法均可以使用本发明的所述工艺。
可选地，在所述第一晶圆203的下方还形成有cmos晶圆201，其中，所述cmos晶圆201也可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。
可选地，在所述cmos晶圆201中形成有各种cmos器件，例如可以形成有源器件、无源器件以及由其集成的各种电路等，所述cmos器件的种类并不局限于某一种。
其中，在所述cmos晶圆201上还形成有层间介电层202，其中，在所述层间介电层202上还形成有各种功能器件，例如在所述层间介电层202上形成有加速度传感器的底部电极。
具体地，形成所述底部电极的方法为：
在所述cmos晶圆201上形成第一厚度的层间介电层202，其中，所述层间介电层202使用apf材料层(advancedpatternfilm，apf)，本发明选用的apf材料，相对于传统的arf，sion，teos、多晶硅掩膜而言，在半导体器件制备过程中性能更加优越、可控和稳定，在本发明中所述apf材料层优选为无定形碳材料。
所述apf材料层的沉积可以选用化学气相沉积(cvd)法、物理气相沉积(pvd)法或原子层沉积(ald)法等形成的低压化学气相沉积(lpcvd)、激光烧蚀沉积(lad)以及选择外延生长(seg)中的一种。在本发明中优选原子层沉积(ald)法。
作为优选，沉积apf材料层后执行化学机械平坦化步骤，以获得更加平整表面。
接着在所述层间介电层202的表面形成底部电极材料层，所述底部电极材料层可以选用导电材料，例如可以选用金属材料或者经掺杂的半导体材料层，在本发明中所述底部电极材料层优选金属材料，例如所述金属材料包括pt、au、cu、ti和w中的一种或者多种，在本发明中为金属cu，选用金属cu不仅能够降低成本，而且选用金属铜形成所述硅通孔的工艺与现有工艺能够很好地兼容，简化工艺过程。
然后图案化所述底部电极材料层，以形成相互间隔的若干部分，其中位于中心的部分作为底部电极，位于所述底部电极周围的所述底部电极材料层则用作互连结构，以用于形成电连接。
接着继续沉积所述层间介电层202，以覆盖所述底部电极和用于互连的底部电极材料层。
然后图案化所述层间介电层202，以在所述底部电极上方形成凹槽并露出所述底部电极，如图2a所示。
其中，所述图案化方法包括形成掩膜层、以所述掩膜层为掩膜蚀刻层间介电层202和去除所述掩膜层的步骤，其中所述蚀刻方法可以选用与所述底部电极具有较大蚀刻选择比的方法，以避免对所述底部电极造成损坏。
例如选用反应离子蚀刻(rie)、离子束蚀刻、等离子体蚀刻中的一种。在该步骤中选用o基蚀刻剂蚀刻所述层间介电层202，在本发明的一实施例中选用o2的气氛，还可以同时加入其它少量气体例如cf4、co2、n2，所述蚀刻压力可以为50-200mtorr，优选为100-150mtorr，功率为200-600w，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，作为优选，在本发明所述o2的流量为30-300sccm，更优选为50-100sccm。
所述凹槽用于在所述第一晶圆接合之后在所述第一晶圆和所述cmos晶圆之间形成空腔。
其中，所述第一晶圆203与所述cmos晶圆之间相互接合为一体，所述接合方法可以选用共晶结合或者热键合的方法键合，以形成一体的结构。
在接合之前还可以进一步包括清洗的步骤，以提高所述接合的性能。
例如以稀释的氢氟酸dhf(其中包含hf、h2o2以及h2o)对所述cmos晶圆和/或第一晶圆的表面进行清洗。
在将所述第一晶圆和所述cmos晶圆相接合之后，所述方法还进一步包括形成互连结构的步骤。
其中，所述互连结构204贯穿所述第一晶圆并且与所述底部电极两侧的所述底部电极材料层相接触，如图2a所示。
其中，所述互连结构204可以为接触孔、通孔或者插塞等结构，并不局限于某一种。
具体地，形成所述互连结构204的方法包括以下步骤：
在所述第一晶圆203的表面形成掩膜层，所述掩膜层中形成有开口图案，所述开口位于所述底部电极两侧的所述底部电极材料层的上方；
然后以所述掩膜层为掩膜，蚀刻所述第一晶圆和所述层间介电层，以形成开口至露出所述底部电极两侧的所述底部电极材料层为止；
然后在所述开口中填充导电材料，以形成电连接，所述填充方法可以包括电镀，但并不局限于所述方法。
接着在所述第一晶圆上形成接合环205，其中，所述接合环位于所述互连结构204的上方，以与所述互连结构形成电连接。
其中，所述接合环205选用金属材料，例如所述金属材料包括al、pt、au、cu、ti和w中的一种或者多种，在本发明中为金属al。
其中，所述接合环205呈首尾封闭的环状结构，并且位于所述第一晶圆的边缘区域，如图2a所示。
形成所述接合环205的方法包括但不限于以下方法：首先，形成接合材料层，覆盖所述第一晶圆的表面，然后对所述接合材料层进行蚀刻，以形成所述环状结构的接合环205。
或者在所述第一晶圆的表面形成牺牲层，并在所述牺牲层中形成环状的凹槽，然后填充所述环状的凹槽，最后去除所述牺牲层，但是形成所述接合环的方法并不局限于上述两种示例。
可选地，在形成所述接合环205之前，还可以进一步形成第一停止层206。
具体地，形成停止层的步骤包括：
在所述第一晶圆上形成第一停止层206，以覆盖所述第一晶圆的表面和所述互连结构；
图案化所述第一停止层206，以形成接合环开口，露出所述互连结构；
在所述接合环开口中填充接合材料层，以形成与所述互连结构连接的所述接合环205；
在所述第一停止层和所述接合环上形成第二停止层207，以覆盖所述第一停止层和所述接合环的顶部，进而起到保护作用，如图2b所示。
其中，所述第一停止层206的厚度较小，第二停止层207的厚大远大于所述第一停止层206的厚度。
所述第一停止层206和所述第二停止层207可以选用常用的介电材料，例如氧化物等，并不局限于某一种。所述第一停止层206和所述第二停止层207的厚度和为8千埃-10千埃。
所述第一停止层206和所述第二停止层207不仅可以用作隔离材料层，还可以作为与第二晶圆接合时下压的停止层，即第二晶圆在接合时下压至所述第二停止层207时停止，不再施加向下的压力。
执行步骤二，蚀刻部分厚度的所述停止层，以在所述接合环的内外两侧形成凹槽和通过所述凹槽与所述接合环间隔的停止环，其中，在所述凹槽中露出所述接合环的部分侧壁并使所述停止层继续覆盖所述第一晶圆的表面。
具体地，如图2c所示，在所述接合环的内外两侧形成停止环2071，所述停止环2071呈环形结构，例如在所述接合环的内侧和外侧形成的与所述接合环相互嵌套的环状结构，所述接合环与所述停止环相平行。
可选地，在该步骤中仅部分地蚀刻所述停止层，并不完全去除所述停止层，以使所述第一晶圆的表面不会被暴露。
可选地，在该步骤中蚀刻去除所述第二停止层，以露出所述第一停止层，并停止于所述第一停止层；或者仅蚀刻部分所述第二停止层，并保留部分厚度的所述第二停止层。
具体地，如图2b所示，形成所述停止环的方法包括：
在所述接合环的内外两侧的所述停止层上间隔地形成两个环状的掩膜层208；
以所述掩膜层208为掩膜蚀刻所述停止层，以形成所述停止环。
在上述各个蚀刻步骤中不可避免的会在蚀刻过程中形成残留物，例如聚合物的残留物，所述聚合物的残留物会对器件的接合性能以及良率造成影响，需要将其去除。
在该步骤中使所述停止层剩余的厚度尽量的小，以尽可能多的露出所述接合环的侧壁，从而充分的对所述接合环进行清洗，去除所述接合环表面的聚合物。
例如蚀刻所述停止层至所述第一晶圆的表面以上，以使所述停止层剩余的厚度为3千埃-4千埃，即所述凹槽底部的所述停止层的厚度为3千埃至4千埃。
在形成所述停止环之后所述方法还包括去除所述掩膜层的步骤，去除方法可以选用常用的方法，不再赘述。
执行步骤三，执行清洗步骤，以去除所述图案化过程中在所述接合环的侧壁上形成的残留物。
在mems器件的制备过程中由于会用到特殊的膜叠层(filmstack)，这些特殊的膜叠层在蚀刻的过程中会产生大量的聚合物(polymer)，所述聚合物会附着在键合材料层(例如金属层的侧壁)上，从而造成键合质量很差，同时还使mems器件的可靠性失效。
通常会通过清洗步骤将所述聚合物清洗去除，但是发明人发现即使对所述侧壁进行清洗，制备得到的mems器件的性能和良率仍普遍较低，发明人为此进行了大量的实验和研究发现造成器件缺陷的原因是在清洗过程中由于所述晶圆的表面暴露，在清洗去除所述聚合物的同时会对所述晶圆蚀刻造成损失，从而引起mems器件性能和良率较低的问题。
为此发明人对所述方法做了改进，即蚀刻部分厚度的所述停止层，在所述凹槽中所述停止层继续覆盖所述第一晶圆，在所述清洗过程中，由于所述停止层并未完全蚀刻去除，仍覆盖于所述第一晶圆的表面，因此在所述清洗步骤中，所述停止层作为保护层，保护所述第一晶圆的表面，避免对所述第一晶圆造成损坏，从而保证所述接合环的充分清洗，还可以避免对所述第一晶圆造成损坏，解决了现有技术中两者不可兼容的问题。
具体地，选用ekc清洗液执行所述清洗步骤。其中所述ekc为羟胺系列的刻蚀灰化后残余去除剂。
在所述清洗步骤中对所述接合环的侧壁进行充分的清洗，以完全去除所述接合环侧壁上形成的残留物，避免对后续的接合工艺造成影响，同时还不会对晶圆造成损坏。
执行步骤四，提供掩膜，以覆盖所述接合环；蚀刻去除所述停止环之外的所述停止层，以露出所述第一晶圆的表面。
具体地，去除所述停止环之间的所述凹槽底部的所述停止层以及所述停止环中心区域的所述停止层，以露出所述第一晶圆203的表面，如图2e所示。
可选地在该步骤中形成掩膜209，如图2d所示，以覆盖所述接合环，避免在该蚀刻过程中所述接合环被暴露，以确保所述接合环的表面不会被再次形成聚合物等。
具体地，所述掩膜209可以为光罩，例如形成图案化的光罩，在所述接合环对应的光罩区域被覆盖，从而在蚀刻过程中不会暴露。
或者还可以直接在所述接合环上形成掩膜层，物理地接触并覆盖所述接合环。
在去除所述停止环之外的所述停止层之后所述方法还进一步包括去除所述掩膜209。
执行步骤五，图案化所述第一晶圆，以在所述第一晶圆中形成与所述空腔连通的开口。
具体地，如图2f所示，图案化所述第一晶圆，以在所述第一晶圆中形成与所述空腔连通的开口并在所述第一晶圆中形成若干用于加速度传感的质量块210。
形成所述开口和所述质量块210的方法包括：
在所述第一晶圆上形成掩膜层并图案化，以在所述底部电极上方的所述掩膜层中形成若干开口，以所述掩膜层为掩膜蚀刻所述第一晶圆，以形成所述开口同时形成所述质量块210。
在该步骤中选用深反应离子刻蚀(drie)的方法形成所述开口，例如在所述深反应离子刻蚀(drie)步骤中选用气体六氟化硅(sf6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mtorr-8torr，功率为600w，频率为13.5mhz，直流偏压可以在-500v-1000v内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(drie)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(drie)系统可以选择本领常用的设备，并不局限于某一型号。
执行步骤六，提供第二晶圆211，并将所述第二晶圆通过所述接合环与所述第一晶圆相接合。
具体地，如图2g所示，在该步骤中所述第二晶圆211可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。
可选地，所述第二晶圆211选用si。
其中，所述第二晶圆为覆盖晶圆，在与所述第一晶圆相接合之后，可以进一步在所述第一晶圆和所述第二晶圆之间形成空腔，如图2f所示。
其中，所述第二晶圆为图案化的晶圆，在所述第二晶圆中形成有与所述接合环上下对应的接合材料层，所述接合材料层向下突出，以便于与所述接合环相接合。
在接合过程中施加向下的力，以使所述第一晶圆和所述第二晶圆充分的接合，并以所述停止环为接合终点。
至此，完成了本发明实施例的制备所述半导体器件的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
为了克服现有技术中存在的问题，本发明提供了一种半导体器件的制造方法，在所述方法中在所述接合环两侧形成所述停止环的过程中仅部分地蚀刻所述停止层，而不完全去除所述第一晶圆表面的所述停止层，使所述停止层继续覆盖所述第一晶圆的表面，从而对所述第一晶圆形成保护，避免在清洗步骤中对所述第一晶圆造成损失。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。