半导体气体感测装置的制作方法及其半导体气体感测装置与流程

文档序号:13681159
半导体气体感测装置的制作方法及其半导体气体感测装置与流程

本发明涉及一种气体感测装置的制作方法,特别是涉及一种半导体气体感测装置的制作方法及以该方法制得的半导体气体感测装置。



背景技术:

近年来,物连网产业快速兴起,气体感测装置结合穿戴装置的需求明显增加,为了能与穿戴装置相互整合,气体感测装置的微型化、低功耗与模组封装为目前发展的重点。一般而言,气体感测装置可通过使用标准CMOS-MEMS制程技术来达成元件微型化目的。

参阅图1,该气体感测装置主要是于一基板10上形成一反馈电路单元11(主要由驱动电路、信号读取电路及温度控制电路所构成)及一加热感测单元12,该反馈电路单元11用来控制加热感测单元12的温度及信号的读取,而该加热感测单元12包含一设置于基板上的微加热器121、多个设置于微加热器121之上的感测电极122、及一设置于所述感测电极122上的感测膜123,且会在反向该微加热器121下方的该基板10形成一凹槽100,用于让该微加热器121散热。通过标准CMOS-MEMS制程技术,可依不同层材料特性来设计该微加热器121、所述感测电极122及该感测膜123等结构。

现有的制程中,常使用多晶硅(Poly Silicon)材料制作该微加热器121,用于承受较高操作温度,并搭配使用金或白金制成所述感测电极122,然而,金或白金属CMOS-MEMS后制程步骤,也就是说,若使用该些材料制作所述感测电极122时,需要额外在后制程中才能完成,不仅造成制作程序繁复,且该些材料均属高价贵金属而造成产品成本过高。

参阅图2,若要使用例如多晶硅等符合标准CMOS-MEMS制程的材料来制作所述感测电极122时,则微加热器121与所述感测电极122的结构必须设计成平行结构的布局形式,也就是说,所述感测电极122必须制作在该微加热器121必须制作的两侧。然而,此种结构不仅会造成整体气体感测装置的体积变大,而且也难以将该微加热器121产生的热传导至所述感测电极122处。

因此,改善现有的制作方法,让气体感测装置能于同一标准CMOS-MEMS制程中完成且有效缩小气体感测装置体积,是此技术领域相关人员所待解决的课题。



技术实现要素:

本发明的目的在于提供一种半导体气体感测装置的制作方法。

本发明半导体气体感测装置的制作方法,包含一半成品准备步骤、一气体感测槽形成步骤及一感测膜形成步骤。

该半成品准备步骤包括准备一气体感测半成品,该气体感测半成品包括一具有两反向的一第一面与一第二面的基板、一形成于该基板的该第一面的反馈电路单元、及一位于该第一面上的加热感测单元。该加热感测单元具有一设置于该第一面的第一绝缘层、至少一设置于该第一绝缘层上的感测电极、一覆盖该至少一感测电极的第二绝缘层、一设置于该第二绝缘层而对应的位于该至少一感测电极上的微加热器、及一覆盖该微加热器的第三绝缘层。

该气体感测槽形成步骤包括对应该至少一感测电极,从该基板的该第二面蚀刻该基板至该第一绝缘层,而让该至少一感测电极露出,从而在该基板形成一与该微加热器反向的气体感测槽。

该感测膜形成步骤包括形成一覆盖该至少一感测电极的感测膜。

本发明半导体气体感测装置的制作方法,还包括以下次步骤:(a)准备由半导体材料所构成的该基板;(b)于该基板的该第一面形成该第一绝缘层;(c)以离子扩散方式于该基板内形成多个邻近该第一面的主掺杂区;(d)于该第一绝缘层上形成多个由多晶硅所构成而对应位于该主掺杂区上的栅极层、及多个由多晶硅所构成而与所述栅极层相间隔的感测电极;(e)形成覆盖该第一绝缘层、所述栅极层、及所述感测电极的该第二绝缘层,并同时以离子扩散方式分别于所述主掺杂区内形成多个次掺杂区;(f)于该第二绝缘层上形成对应所述感测电极的该微加热器、及多个贯穿该第二绝缘层与该第一绝缘层而对应连接于所述次掺杂区的连接层;及(g)于该第二绝缘层上形成覆盖该微加热器而让所述连接层露出的该第三绝缘层,使部分的该第一绝缘层、所述感测电极、部分的该第二绝缘层、该微加热器、及部分的该第三绝缘层共同构成该加热感测单元,而该主掺杂区、该次掺杂区、部分的该第一绝缘层、该栅极层、部分的该第二绝缘层、所述连接层、及部分的该第三绝缘层共同构成该反馈电路单元。

本发明半导体气体感测装置的制作方法,该微加热器的构成材料选自氮化钽或钨。

本发明半导体气体感测装置的制作方法,该气体感测槽形成步骤包括使用深反应式离子蚀刻或感应耦合等离子蚀刻方式蚀刻该第一绝缘层。

本发明的另一目的在于提供一半导体气体感测装置。

本发明半导体气体感测装置,包含一基板、一加热感测单元及一反馈电路单元。

该基板包括一第一面、一相反该第一面的第二面、及一贯穿该第一面及该第二面的气体感测槽,该气体感测槽具有一位于该第一面的第一开口、及一位于该第二面的第二开口。

该加热感测单元包括一具有一封闭该第一开口的第二绝缘层、一设置于该第二绝缘层上并位于该气体感测槽外的微加热器、至少一设置于该第二绝缘层上而位于该气体感测槽内的感测电极、及一覆盖该至少一感测电极的感测膜。

该反馈电路单元设置于该基板的该第一面而与该加热感测单元相间隔。

本发明半导体气体感测装置,该加热感测单元还包括一形成于该第二绝缘层上而覆盖该微加热器的第三绝缘层,该反馈电路单元包括多个晶体管。

本发明半导体气体感测装置,该感测电极由多晶硅所制成。

本发明半导体气体感测装置,该微加热器的构成材料选自氮化钽或钨。

较佳地,本发明半导体气体感测装置,该微加热器由氮化钽所制成,且呈蜿蜒状。

本发明的有益效果在于:利用该半导体气体感测装置的结构设计,以背蚀刻方式让感测电极反向微加热器的表面露出,并作为与感测膜的接触面,而可以同一标准CMOS-MEMS制程中直接完成微加热器与感测电极的制作,无须额外的后制程步骤形成感测电极,从而能减化制作步骤、降低成本、及有效缩小元件体积。

附图说明

图1是一示意图,说明现有的气体感测装置;

图2是一示意图,说明现有的气体感测装置的另一态样;

图3是一流程示意图,说明本发明半导体气体感测装置的制作方法的流程;

图4是一示意图,说明本发明半导体气体感测装置的制作方法的一半成品准备步骤提供一基板;

图5是一示意图,说明该半成品准备步骤形成一第一绝缘层;

图6是一示意图,说明该半成品准备步骤形成多个主掺杂区;

图7是一示意图,说明该半成品准备步骤形成多个栅极层及多个感测电极;

图8是一示意图,说明该半成品准备步骤形成多个次掺杂区及一第二绝缘层;

图9是一示意图,说明该半成品准备步骤形成一微加热器及多个连接层;

图10是一示意图,说明该半成品准备步骤形成一第三绝缘层;

图11是一示意图,说明本发明半导体气体感测装置的制作方法的一气体感测槽形成步骤蚀刻该基板的一第二面;

图12是一示意图,说明本发明该气体感测槽形成步骤蚀刻该第一绝缘层;及

图13是一示意图,说明本发明半导体气体感测装置的制作方法的一感测膜形成步骤及一半导体气体感测装置。

具体实施方式

下面结合附图及实施例对本发明进行详细说明。

参阅图13,本发明半导体气体感测装置的一实施例,包含一基板21、一加热感测单元23及一反馈电路单元22。

该基板21包括一第一面211、一相反该第一面211的第二面212、及一贯穿该第一面211及该第二面212的气体感测槽213。该气体感测槽213具有一位于该第一面211的第一开口214、及一位于该第二面212的第二开口215。

该加热感测单元23包括一具有一封闭该第一开口214的第二绝缘层232、一设置于该第二绝缘层232并位于该气体感测槽213外的微加热器235、多个设置于该第二绝缘层232上而位于该气体感测槽213内的感测电极234、一覆盖该微加热器235的第三绝缘层233、及一覆盖所述感测电极234的感测膜236。具体地说,该微加热器235、所述感测电极234及该感测膜236三者呈垂直结构,也就是说,该微加热器235与所述感测电极234分别位于该第二绝缘层232的两相反面。

通过该气体感测槽213的形成,而让所述感测电极234位于该气体感测槽213内,能使该感测膜236易于直接设置在该气体感测槽213内而覆盖所述感测电极234,并定义出气体感测区,还能进一步的通过研磨该气体感测槽213左右两侧的该基板21,来调整气体感测区的扩散效率,并有效减少整体气体感测装置的体积。

该反馈电路单元22设置于该基板21的该第一面211而与该加热感测单元23相间隔。具体地说,该反馈电路单元22主要由多个晶体管所构成,并同时具有驱动电路、信号读取电路及温度控制电路(图未示),用于控制该加热感测单元23的该微加热器235的加热温度、及控制所述感测电极234的信号读取。由于该反馈电路单元22的结构与构成为本领域所周知,且非本发明的重点,于此不加以赘述。

参阅图3,兹将前述该半导体气体感测装置的制作方法说明如下。本发明该半导体气体感测装置的制作方法的一实施例,是能在同一标准CMOS-MEMS制程中直接完成,该制作方法包含一半成品准备步骤100、一气体感测槽形成步骤200及一感测膜形成步骤300。

配合参阅图4至图6,首先,进行该半成品准备步骤100,准备一如图4所示由半导体材料所构成的基板21,并在该基板21的一第一面211沉积一层第一绝缘膜231(如图5所示)。接着,使用标准IC制程中,用来制作CMOS晶体管元件的离子扩散扩散程序,在该基板21内邻近该第一面211处进行掺杂,以形成多个主掺杂区221(如图6所示)。要说明的是,本实施例中,由半导体材料构成的该基板21以硅基板为例作说明,而所述主掺杂区221以两个作说明,但不以此限,可视需求增减。

配合参阅图7至图10,于形成所述主掺杂区221后,以标准CMOS-MEMS制程中所使用的多晶硅(Poly Silicon)作为材料并配合以光罩图形定义,而在该第一绝缘层231上形成两个分别对应位于所述主掺杂区221上的栅极层223、及多个与所述栅极层223相间隔的感测电极234(如图7所示)。接着,在该第一绝缘层231上沉积一层覆盖该第一绝缘层231、所述栅极层223及所述感测电极234的第二绝缘层232,用于电性绝缘,并再以离子扩散程序分别于所述主掺杂区221内形成多个次掺杂区222(如图8所示)。具体地说,每一主掺杂区221内具有两个次掺杂区222,分别作为晶体管的漏极与源极,而该栅极层223便为此晶体管的栅极。

接着,以微影蚀刻制程移除部分该第一绝缘层231与该第二绝缘层232,形成多个与所述次掺杂区222连通的穿孔,然后,使用符合标准CMOS-MEMS制程的氮化钽(tantalum nitride,TaN)作为材料并配合光罩图形定义,从而在该第二绝缘层232上形成一对应位于所述感测电极234上方的微加热器235、及多个形成于所述穿孔,连接于所述次掺杂区222的连接层224(如图9所示)。要说明的是,该微加热器235与所述连接层224的材料也可以选用其它例如钨等符合标准CMOS-MEMS制程的材料,并无特别限制,且该微加热气235的形状可以是蜿蜒形状或其它几何图形,也无特别限制。由此可知,由于所述感测电极234与该微加热器235为分别使用符合标准CMOS-MEMS制程的多晶硅与氮化钽,因此,在制作所述感测电极234或该微加热器235时,其图形定义可与IC电路制程同步进行,而同时制作该反馈电路单元22的驱动电路、信号读取电路及温度控制电路(图未示),由于该些IC电路并非本发明的重点,于此不加以赘述。

最后,在完成该微加热器235与所述连接层224后,沉积一层覆盖该第二绝缘层232及覆盖该微加热器235的第三绝缘层233,用于作为保护层,并让所述连接层224的表面露出,用于作为后续电连接(如图10所示),而完成该基板21的正面(该第一面211)制程,也就是,完成该反馈电路单元22及该感测器半成品的制作,以得到一气体感测半成品2。

参阅图11与图12,接着进行该气体感测槽形成步骤200,将该气体感测半成品2的该基板21翻转,以进行该基板21的背面(也就是该第二面212)制程。在该第二面212对应所述感测电极234的下方蚀刻该基板21而于该第二面212形成一气体感测槽213(如图11所示),再继续使用干式蚀刻方式,移除该气体感测槽213内的该第一绝缘层231,以让所述感测电极234露出(如图12所示)。其中,该气体感测槽213的蚀刻方式可使用湿式蚀刻或干式蚀刻的深反应式离子蚀刻(deep reactive ion etching,DRIE)或感应耦合等离子蚀刻(inductively coupled plasma,ICP)进行。

参阅图13,最后进行该感测膜形成步骤300,在该气体感测槽213内,沉积一层覆盖所述感测电极234的感测膜236,从而完成该半导体气体感测装置的制作,而得到如图13所示的该半导体气体感测装置。

值得说明的是,通过在该基板21的第二面212处,蚀刻得到的该气体感测槽213可定义为气体感测区,而依据所需的气体感测区的扩散效率,通过研磨该气体感测槽213两侧的基板21,调整该气体感测槽213的深度,达到所需的扩散效率,而当该基板21经研磨后,因厚度降低,所以还可进一步缩小此半导体气体感测装置的体积。

综上所述,本发明半导体气体感测装置的制作方法,让该微加热器235对应地设置于所述感测电极234之上,并对应所述感测电极234蚀刻该基板21的第二面212,以于该第二面212构成该气体感测槽213,并于该气体感测槽213内一并蚀刻该第一绝缘层231而让该感测电极234露出,最后直接在气体感测槽213内设置感测膜236而完成该半导体气体感测装置的制作,由于制成该微加热器235及所述感测电极234的材料分别选用氮化钽(TaN)及多晶硅(Poly Silicon),因此,整体制程步骤可于同一标准CMOS-MEMS制程中直接完成,无须额外的后制程步骤形成感测电极,从而能减化制作步骤、降低成本、及有效缩小元件体积;此外,让所述感测电极234露出而位于该气体感测槽213内,能使该感测膜236易于直接设置在该气体感测槽213内而覆盖所述感测电极234,而定义出气体感测区,还能进一步的通过研磨该气体感测槽213左右两侧的该基板21,来调整气体感测区的扩散效率,同时减少该半导体气体感测装置的体积,所以确实能达成本发明的目的。

...
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1