测试结构及其制造方法与流程

本申请涉及半导体技术领域，尤其涉及一种测试结构及其制造方法。

背景技术：

晶圆验收测试(wattest)是在晶圆完成所有制程工艺后，针对晶圆上的各种测试结构所进行的电性测试。

微机电系统(mems)惯性传感器等mems传感器具有将两个晶圆共晶键合的工艺。在顶部晶圆和底部晶圆的划片道中具有测试结构，将顶部晶圆和底部晶圆共晶键合后形成键合后的测试结构，然后可以对键合后的测试结构进行wat测试。

然而，本申请的发明人发现，对键合后的测试结构进行wat测试时，wat测试失败的情况比较多。

技术实现要素：

本申请的一个目的在于提供一种测试结构及其制造方法，能够改善键合后的焊盘相连的问题，进而改善wat测试失败的问题。

根据本申请的一方面，提供了一种测试结构的制造方法，包括：提供顶部晶圆结构，所述顶部晶圆结构包括：顶部晶圆和在所述顶部晶圆的底部彼此间隔开的多个第一焊盘；提供底部晶圆结构，所述底部晶圆结构包括：底部晶圆和在所述底部晶圆的顶部彼此间隔开的多个第二焊盘，相邻的两个第二焊盘中的至少一个第二焊盘的侧面具有绝缘层；将所述多个第一焊盘与所述多个第二焊盘通过共晶键合的方式键合，其中每个第一焊盘与一个第二焊盘键合，从而形成多个焊盘。

在一个实施例中，侧面具有绝缘层的第二焊盘具有沟槽。

在一个实施例中，所述沟槽的侧壁上具有绝缘层。

在一个实施例中，所述沟槽的底部高于所述底部晶圆的顶部。

在一个实施例中，每个第二焊盘的侧面均具有绝缘层；所述提供底部晶圆结构的步骤包括：提供所述底部晶圆；在所述底部晶圆上形成焊盘材料层；对所述焊盘材料层进行图案化，以在焊盘区域形成多个初始第二焊盘；在所述初始第二焊盘的侧面形成绝缘层；对所述初始第二焊盘进行刻蚀，以形成所述沟槽，从而形成所述第二焊盘。

在一个实施例中，每个第二焊盘的侧面均具有绝缘层；所述提供底部晶圆结构包括：提供所述底部晶圆；在所述底部晶圆上形成焊盘材料层；对所述焊盘材料层进行图案化，以形成具有所述沟槽的所述第二焊盘；在所述第二焊盘的侧面以及所述沟槽的侧壁上形成绝缘层。

在一个实施例中，所述第一焊盘所占所述顶部晶圆的面积小于所述第二焊盘所占所述底部晶圆的面积。

在一个实施例中，所述沟槽包括多个延伸方向基本平行的沟槽。

在一个实施例中，所述绝缘层的材料包括下列中的一种或多种：硅的氧化物、硅的氮化物、硅的氮氧化物。

在一个实施例中，所述焊盘包括两种金属元素；或所述焊盘包括金属元素和半导体元素。

在一个实施例中，所述顶部晶圆和所述底部晶圆中的一个中形成有微机电系统传感器。

根据本申请的另一方面，提供一种测试结构，包括：顶部晶圆；底部晶圆，位于所述顶部晶圆下方；和多个焊盘，用于连接所述顶部晶圆和所述底部晶圆；其中，相邻的两个焊盘中的至少一个焊盘的侧面具有绝缘层。

在一个实施例中，侧面具有绝缘层的焊盘中嵌入有分隔开的绝缘层。

在一个实施例中，焊盘中嵌入的绝缘层的底部高于所述底部晶圆的顶部。

在一个实施例中，所述绝缘层的材料包括下列中的一种或多种：硅的氧化物、硅的氮化物、硅的氮氧化物。

在一个实施例中，所述焊盘包括两种金属元素；或所述焊盘包括金属元素和半导体元素。

在一个实施例中，所述顶部晶圆和所述底部晶圆中的一个中形成有微机电系统传感器。

本申请实施例中，由于相邻的第二焊盘中的至少一个第二焊盘的侧面形成了绝缘层，因此，可以防止键合后形成的多个焊盘中相邻的焊盘连在一起，改善了wat测试失败的问题。

通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：

图1示出了现有的一种测试结构的示意图；

图2是根据本申请一个实施例的测试结构的制造方法的流程示意图；

图3示出了根据本申请一个实施例的顶部晶圆结构的示意图；

图4示出了根据本申请一个实施例的底部晶圆结构的示意图；

图5示出了根据本申请一个实施例的测试结构的示意图；

图6a示出了根据本申请另一个实施例的底部晶圆结构的示意图；

图6b示出了根据本申请又一个实施例的底部晶圆结构的示意图；

图6c示出了具有沟槽的第二焊盘的俯视示意图；

图7a-图7e示出了根据本申请一个实施例的形成图6a所示底部晶圆结构的各个阶段的示意图；

图8a-图8d示出了根据本申请一个实施例的形成图6b所示底部晶圆结构的各个阶段的示意图；

图9示出了根据本申请另一个实施例的测试结构的示意图；

图10a示出了现有的测试结构的测试结果的一个例子；

图10b示出了本申请的测试结构的测试结果的一个例子。

具体实施方式

现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。

以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。

应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。

发明人对wat测试失败的问题进行了深入研究，发现：在顶部晶圆101和底部晶圆102键合后，相邻的两个焊盘103和104会连在一起，也即，搭成桥，如图1所示。由于相邻的焊盘搭成桥，从而导致测试结构短接，进而导致wat测试失败。据此，发明人提出了如下解决方案。

图2是根据本申请一个实施例的测试结构的制造方法的流程示意图。图3-图5示出了根据本申请一个实施例的测试结构的制造方法的各个阶段的示意图。

下面结合图2、图3-图5对根据本申请一个实施例的测试结构的制造方法进行详细说明。

如图2所示，在步骤202，提供顶部晶圆结构。

图3示出了根据本申请一个实施例的顶部晶圆结构的示意图。如图3所示，顶部晶圆结构包括顶部晶圆301和在顶部晶圆301的底部彼此间隔开的多个第一焊盘302(图3示意性地示出了两个)。每个第一焊盘302可以与顶部晶圆301中的一个连接件303接触。第一焊盘302的材料可以是半导体，例如锗等；或者也可以是金属，例如锡、铝、铜等。

应理解，图3所示的连接件303仅仅是示意性地，实际上，顶部晶圆301中可以包括不同的金属层，不同的金属层之间可以通过相应的连接件303(例如金属连接件)来连接。另外，顶部晶圆301中可以形成有逻辑电路，例如由mos器件等器件组成的逻辑电路。

在步骤204，提供底部晶圆结构。

图4示出了根据本申请一个实施例的底部晶圆结构的示意图。如图4所示，底部晶圆结构包括底部晶圆401和在底部晶圆401的顶部彼此间隔开的多个第二焊盘402，每个第二焊盘402可以与底部晶圆401中的一个连接件403接触。相邻的两个第二焊盘402中的至少一个第二焊盘402的侧面具有绝缘层404。绝缘层404的材料可以包括下列中的一种或多种：硅的氧化物(例如sio2)、硅的氮化物(例如sin)、硅的氮氧化物(例如sion)。第二焊盘402的材料可以是半导体，例如锗等；或者也可以是金属，例如锡、铝、铜等。

一种情况下，相邻的两个第二焊盘402的侧面均可以具有绝缘层404，如图4所示。另一种情况下，相邻的两个第二焊盘402中的一个第二焊盘402的侧面具有绝缘层404，而另一个第二焊盘402的侧面可以没有绝缘层404。

在一个实施例中，底部晶圆401中可以形成有mems传感器，例如mems惯性传感器等。在另一个实施例中，顶部晶圆301中可以形成有mems传感器。

在步骤206，将多个第一焊盘302与多个第二焊盘402通过共晶键合的方式键合，以形成多个焊盘501，从而如图5所示的测试结构。之后，可以对测试结构进行wat测试。

在键合时，每个第一焊盘302与一个对应的第二焊盘402键合，在键合后两个焊盘形成为一个焊盘501。优选地，键合后的焊盘501为合金焊盘。在一个实施例中，焊盘501包括两种金属元素。在另一个实施例中，焊盘501包括金属元素和半导体元素。优选地，键合后的焊盘的电阻小于键合前的第一焊盘302的电阻，并且小于第二焊盘402的电阻。

上述实施例中，由于相邻的第二焊盘402中的至少一个第二焊盘402的侧面形成了绝缘层404，因此，可以防止键合后形成的多个焊盘501中相邻的焊盘连在一起。

在一个实施例中，第一焊盘302所占顶部晶圆301的面积小于第二焊盘402所占底部晶圆401的面积，从而可以使得键合反应尽量在第二焊盘402所在的区域进行，防止键合时焊盘材料从顶部晶圆301处溢出，从而可以更好地防止键合后形成的焊盘501连在一起。

发明人发现，虽然形成了绝缘层404，但在键合时，焊盘材料可能仍会溢出，使得键合后的相邻的焊盘501仍可能会连在一起，据此发明人还提出了如下两个进一步改进的方案。

图6a示出了根据本申请另一个实施例的底部晶圆结构的示意图。与图4所示底部晶圆结构相比，图6a所示的底部晶圆结构中的第二焊盘402中形成有沟槽412(也可以称为凹陷)。在一个实施例中，沟槽412可以包括多个延伸方向基本平行的沟槽。在另一个实施例中，沟槽412可以包括多个沿着第一方向延伸的第一沟槽和多个沿着第二方向延伸的第二沟槽，第一沟槽和第二沟槽可以交叉相交。沟槽412的形成可以为键合工艺提供空间，以防止焊盘材料的溢出，从而更好地防止键合后形成的焊盘连在一起。

应理解，本申请并不限于上面给出的沟槽412的具体排列方式，只要第二焊盘402中具有为键合工艺提供空间的沟槽412即可。

在一个实施例中，沟槽412可以延伸到底部晶圆401的顶部，也即沟槽贯穿第二焊盘402；或者，沟槽也可以停止在第二焊盘402中，以使得沟槽412的底部高于底部晶圆401的顶部，如图6a所示。优选地，沟槽412的底部高于底部晶圆401的顶部，如此可以避免在形成沟槽412时对第二焊盘402下的连接件403造成损伤。

图6b示出了根据本申请又一个实施例的底部晶圆结构的示意图。与图6a所示底部晶圆结构相比，图6b所示的底部晶圆结构中的沟槽412的侧壁上具有绝缘层601。在一个实施例中，绝缘层601可以仅形成在沟槽412的侧壁的下部，也即，沟槽412的侧壁的上部可以没有绝缘层601。具有沟槽412的第二焊盘402可以看成包括多个条状(也可以是其他形状，这里以条状为例)焊盘，相邻的条状焊盘被沟槽412隔开。在键合过程中，由于顶部晶圆和底部晶圆会相互挤压，条状焊盘可能会倾倒，从而影响上下的第一焊盘和第二焊盘的接触，进而影响键合效果。而在沟槽412的侧壁具有绝缘层601的情况下，绝缘层601可以起到支撑作用，从而可以避免条状焊盘倾倒，改善了键合效果。

图6c示出了具有沟槽412的第二焊盘401的俯视示意图。这里，为了简洁，仅示出了沟槽412，而未示出沟槽412侧壁上的绝缘层601。

下面根据图7a-图7e介绍图6a所示底部晶圆结构的一个形成方式。

首先，提供底部晶圆401，并在底部晶圆401上形成焊盘材料层402a，如图7a所示。底部晶圆401中可以形成mems传感器、连接件403等。

之后，对焊盘材料层402a进行图案化，以在焊盘区域(也即覆盖连接件403的区域)形成多个初始第二焊盘402b(也即现有技术的第二焊盘)，如图7b所示。例如，可以通过光刻和刻蚀工艺对焊盘材料层402a进行图案化。

接下来，在初始第二焊盘402b的侧面形成绝缘层404。

在一个实现方式中，如图7c所示，沉积绝缘材料层404a，绝缘材料层404a覆盖底部晶圆401的表面以及初始第二焊盘402b的表面和侧面。之后，如图7d所示，通过各项异性刻蚀去除底部晶圆401的表面以及初始第二焊盘402b的表面上的绝缘材料层404a，初始第二焊盘402b的侧面上剩余的绝缘材料层404a作为绝缘层404。

之后，对初始第二焊盘402b进行刻蚀，以形成沟槽412，从而形成第二焊盘402，如图7e所示。例如，可以在初始第二焊盘402b上形成图案化的掩模层，例如光刻胶，以定义沟槽的形状；然后，以掩模层为掩模对初始第二焊盘402b进行刻蚀，从而形成沟槽412。

利用如上工艺可以形成图6a所示底部晶圆结构，之后，可以将图3所示顶部晶圆结构与图6a所示底部晶圆结构进行键合，从而形成与图5类似的测试结构。

下面根据图8a-图8d介绍图6b所示底部晶圆结构的一个形成方式。

首先，提供底部晶圆401，并在底部晶圆401上形成焊盘材料层402a，如图8a所示。

之后，对焊盘材料层402a进行图案化，以形成具有沟槽412的第二焊盘402，如图8b所示。在沟槽412的底部高于底部晶圆402的顶部的情况下，可以类似地先形成图7b所示的第二初始焊盘402b，然后对第二初始焊盘402b进行刻蚀，以形成沟槽412。在沟槽412的底部为底部晶圆402的顶部的情况下，可以通过一次光刻即可形成具有沟槽412的第二焊盘。

之后，在第二焊盘402的侧面以及沟槽412的侧壁上形成绝缘层404。

在一个实现方式中，如图8c所示，在图8b所示结构上沉积绝缘层材料层404a，绝缘材料层404a覆盖底部晶圆401的表面、第二焊盘402的表面和侧面以及沟槽412的底部和侧壁。之后，如图8d所示，通过各向异性刻蚀去除底部晶圆401的表面以及第二焊盘402的表面上的绝缘材料层404a，第二焊盘402的侧面上剩余的绝缘材料层404a作为绝缘层404，沟槽412的侧壁上剩余的绝缘材料层404a作为绝缘层601。需要说明的是，在各项异性刻蚀工艺中，沟槽412的侧壁的上部的绝缘材料层404a可能会被去除一部分，从而仅保留在沟槽412的侧壁的下部的绝缘材料层404a。应明白，这里提到的“上部”和“下部”仅为相对的概念，二者没有固定的分界线。

利用如上工艺可以形成图6b所示的底部晶圆结构，之后，可以将图3所示顶部晶圆结构与图6b所示的底部晶圆结构进行键合，从而形成如图9所示的测试结构。

图10a示出了现有的测试结构的测试结果的一个例子。图10b示出了本申请的测试结构的测试结果的一个例子。图10a和图10b示出的是n型晶体管的源极和漏极之间的击穿电压。从图10a可以看出，由于键合后相邻的焊盘的相连，导致测试结构短接，多数测试结果偏离正常击穿电压值；而从10b可以看出，测试结果浮动很小，测试结果有效。

基于上述不同实施例的制造方法，本申请还提供了不同的测试结构。

在一个实施例中，参见图5，测试结构包括顶部晶圆301、位于顶部晶圆301下方的底部晶圆401以及多个焊盘501。多个焊盘501用于连接顶部晶圆301和底部晶圆401。相邻的两个焊盘501中的至少一个焊盘501的侧面具有绝缘层404。在一个实施例中，焊盘501为合金焊盘。例如，焊盘501可以包括两种金属元素。又例如，焊盘501可以包括金属元素和半导体元素。

在一个实施例中，参见图9，侧面具有绝缘层404的焊盘501中嵌入有分隔开的绝缘层601。优选地，焊盘501中嵌入的绝缘层601的底部高于底部晶圆401的顶部。

至此，已经详细描述了根据本申请实施例的测试结构及其制造方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。