本发明属于微机电领域，更具体地，涉及一种晶圆级封装结构、制备方法及其吸气剂的激活方法。
背景技术：
晶圆级封装(waferlevelpackage，简称为wlp)就是在硅片上依照类似半导体前段的工艺，通过薄膜、光刻、电镀、干湿法蚀刻等工艺来完成封装和测试，最后进行切割，制造出单个封装成品的一种先进的封装技术。
晶圆级封装结构主要包括两个部分，即读出电路衬底和封盖晶圆，通过键合技术将读出电路衬底和封盖晶圆结合在一起，形成一个闭合空间或一个可透光的气密视窗，所述读出电路衬底为器件芯片。
晶圆级封装除了能够保护器件芯片免于受到空气、灰尘和湿气等的影响，同时还可以避免器件芯片受到机械力和辐射的影响，以及避免气密空间内灌注的保护气体外泄或真空状态的破坏。由于许多微机电系统器件都要求高键合强度、高气密性(如真空)，因此，晶圆级封装结构维持高真空度的能力很重要，部分微机电系统器件的真空度要求如下表所示：
目前现有技术的晶圆级封装结构中的吸气剂的位置在封盖晶圆的背面，一般通过刻蚀方法在封盖晶圆的背面形成一个深腔，将吸气剂设计在深腔内部，深腔在键合后形成密闭空间，热激活上述深腔内部吸气剂后形成真空环境。
现有技术的晶圆级封装结构中的吸气剂的缺点主要有三点：(1)由于现有技术中只能在封盖晶圆背面的部分区域设置吸气剂，所以现有技术中晶圆级封装结构中的吸气剂的设置受限于深腔的大小空间限制；(2)激活方法单一，只能热激活，热激活方法费时费力；(3)热激活的温度要求在300度以上，对敏感的器件芯片有较大的热影响，过高的温度可能会降低器件芯片的性能，而过低的温度则吸气剂可能激活不完全，从而影响真空度。
技术实现要素：
针对现有技术的以上缺陷或改进需求，本发明提供了一种晶圆级封装结构、制备方法及其吸气剂的激活方法，其目的在于通过在晶圆级封装结构中的多个位置处设置吸气剂以及增加晶圆级封装结构中吸气剂的激活方式，由此解决目前晶圆级封装结构中吸气剂不足、激活方式单一以及对器件芯片的影响大的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种晶圆级封装结构，包括读出电路衬底以及设置于所述读出电路衬底上表面且与所述读出电路衬底电连接的像元和盲元，还包括设置于所述读出电路衬底上表面且位于所述像元底部的第一吸气剂和/或设置于所述盲元上表面的第二吸气剂。
优选地，所述第一吸气剂在所述读出电路衬底上表面的投影与所述像元在所述读出电路衬底上表面的投影重合。
优选地，所述第二吸气剂在所述读出电路衬底上表面的投影与所述盲元在所述读出电路衬底上表面的投影重合。
优选地，所述晶圆级封装结构还包括封盖晶圆以及设置于所述封盖晶圆下表面的第三吸气剂，所述封盖晶圆与所述读出电路衬底构成密闭封装结构，所述像元和所述盲元在所述密闭封装结构内，所述第三吸气剂在所述读出电路衬底上表面的投影与所述像元在所述读出电路衬底上表面的投影不重合。
优选地，所述晶圆级封装结构还包括与读出电路衬底电连接的激活电极，所述第一吸气剂和/或所述第二吸气剂电连接所述读出电路衬底。
按照本发明的另一个方面，本发明还提供了一种晶圆级封装结构的制备方法，所述晶圆级封装结构包括读出电路衬底以及设置于所述读出电路衬底上表面且与所述读出电路衬底电连接的像元和盲元，包括步骤a和/或步骤b；
所述步骤a包括：
a1、在所述读出电路衬底上表面通过光刻工艺获得与第一吸气剂对应的凹槽；
a2、根据与第一吸气剂对应的凹槽以及物理气相沉积工艺在所述读出电路衬底上表面沉积第一吸气剂，所述第一吸气剂在所述读出电路衬底上表面的投影与所述像元在所述读出电路衬底上表面的投影重合；
所述步骤b包括：
b1、在所述盲元上表面通过光刻工艺获得与第二吸气剂对应的凹槽；
b2、根据与第二吸气剂对应的凹槽以及物理气相沉积工艺在所述盲元上表面沉积第二吸气剂，所述第二吸气剂在所述读出电路衬底上表面的投影与所述盲元在所述读出电路衬底上表面的投影重合。
优选地，所述晶圆级封装结构的制备方法还包括步骤c，所述晶圆级封装结构还包括封盖晶圆，所述步骤c包括：
c1、在所述封盖晶圆下表面通过光刻工艺获得与第三吸气剂对应的凹槽；
c2、根据与第三吸气剂对应的凹槽以及物理气相沉积工艺在所述封盖晶圆下表面沉积第三吸气剂，所述第三吸气剂在所述读出电路衬底上表面的投影与所述像元在所述读出电路衬底上表面的投影不重合。
作为进一步优选地，所述晶圆级封装结构的制备方法在所述步骤c之后还包括：
将所述封盖晶圆与所述读出电路衬底构成密闭封装结构，使所述像元与所述盲元位于所述密闭封装结构内。
按照本发明的另一个方面，本发明还提供了一种激活上述所述的晶圆级封装结构内的吸气剂的激活方法，所述第一吸气剂和/或所述第二吸气剂的激活方式为电激活和/或热激活。
优选地，所述封盖晶圆下表面设置有第三吸气剂，所述第三吸气剂的激活方式为电激活和/或热激活。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，由于本发明可以在更大程度上维持晶圆级封装结构的高真空度，能够取得下列有益效果。
1、本发明所述的晶圆级封装结构，包括设置于所述读出电路衬底上表面且位于所述像元底部的第一吸气剂和/或设置于所述盲元上表面的第二吸气剂，所述第一吸气剂可以同时作为镜面材料以反射从外部照射的红外光，使得像元可以充分吸收外部红外光，所述第二吸气剂可以同时作为遮光材料以遮挡从外部照射的红外光，避免盲元受外部红外光辐射的影响，这种设置方式不仅可以增大晶圆级封装结构中吸气剂的容量，使晶圆级可以达到高真空度，还可以在相同吸气剂容量的情况下，缩小晶圆级封装结构的体积，达到更高的集成度，从而降低晶圆级封装结构的制造成本，这种设置方式同时还可以在晶圆级封装结构需要缩减容积时，确保吸气剂的充足；
2、本发明所述的晶圆级封装结构中第一吸气剂可以将透过像元的外部红外光反射给像元，从而增加像元对红外光的吸收率，提高晶圆级封装结构中读出电路衬底以及像元盲元工作的精确度；
3、本发明所述的晶圆级封装结构中第二吸气剂可以完全遮挡照射到盲元上的红外光，从而可以减小盲元工作的误差，提高晶圆级封装结构中读出电路衬底以及像元盲元工作的精确度；
4、本发明所述的晶圆级封装结构中还在封盖晶圆的下表面设置有第三吸气剂，第一吸气剂、第二吸气剂、第三吸气剂的设置可以有效增加晶圆级封装结构中吸气剂的面积，且不会影响晶圆级封装结构的空间布局；
5、本发明所述的晶圆级封装结构第一吸气剂、第二吸气剂以及第三吸气剂可以热激活，也可以通过激活电极进行电激活，当封装结构内的真空度下降或热激活影响读出电路衬底以及像元盲元的性能时，可以通过激活电极实现吸气剂的快速激活，这种激活方式需要的时间短，且不会影响读出电路衬底以及像元盲元的结构外观性能等。
附图说明
图1是本发明所述的晶圆级封装结构的示例图。
在附图中，相同的附图标记用来表示相同的元件或结构，其中：
1-封盖晶圆；
2-读出电路衬底；
31-像元；
32-盲元；
4-第一吸气剂；
5-第二吸气剂；
6-第三吸气剂；
7-激活电极。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明提供了一种晶圆级封装结构，包括读出电路衬底2以及设置于所述读出电路衬底2上表面且与所述读出电路衬底2电连接的像元31和盲元32，所述像元31和所述盲元32构成焦平面探测器阵列，所述盲元32用于校正所述像元31电阻变化的误差，所述晶圆级封装结构还包括设置于所述读出电路衬底2上表面且位于所述像元31底部的第一吸气剂4和/或设置于所述盲元32上表面的第二吸气剂5。
所述第一吸气剂4在所述读出电路衬底2上表面的投影与所述像元31在所述读出电路衬底2上表面的投影重合。
所述第二吸气剂5在所述读出电路衬底2上表面的投影与所述盲元32在所述读出电路衬底2上表面的投影重合。
所述晶圆级封装结构还包括封盖晶圆1以及设置于所述封盖晶圆1下表面的第三吸气剂6，所述封盖晶圆1与所述读出电路衬底2构成密闭封装结构，所述像元31和所述盲元32在所述密闭封装结构内，所述第三吸气剂6在所述读出电路衬底2上表面的投影与所述像元31在所述读出电路衬底2上表面的投影不重合。
所述晶圆级封装结构还可以包括与读出电路衬底2电连接的激活电极7，所述第一吸气剂4和/或所述第二吸气剂5电连接所述读出电路衬底2。
所述晶圆级封装结构还可以包括与封盖晶圆1电连接的第二激活电极，所述第三吸气剂6电连接所述封盖晶圆1，所述封盖晶圆1包括一种芯片。
在本发明所述的晶圆级封装结构中，所述封盖晶圆1设有透明窗口，用于透过外部红外光的照射，所述像元31和所述盲元32在所述外部红外光照射的情况下其电阻值会发生变化从而实现读出电路衬底2的功能，因此，为了准确控制外部红外光的照射，确保所述像元31和所述盲元32电阻值变化的准确度，需要像元31充分吸收红外光且需要盲元32不受红外光照射的影响，因此，需要在像元31底部设置镜面材料，需要在盲元32上表面设置遮光材料。
在本发明所述的晶圆级封装结构中，所述第一吸气剂4用作镜面材料，可以完全反射红外光以便像元31充分吸收红外光，所述第二吸气剂5用作遮光材料，可以确保盲元32不受红外光照射的影响，所述第三吸气剂6需要设置在其在读出电路芯片上表面的投影与像元31在读出电路衬底2上表面的投影不重合的封盖晶圆1下表面，以使所述第三吸气剂6不会影响封盖晶圆1透明窗口外部红外光的照射。
本发明所述的晶圆级封装结构，其设置的吸气剂不仅可以对盲元32起到遮挡红外光的作用，减少红外光对盲元32的辐射干扰，还可以作为镜面材料，减少像元31电阻值变化的误差，同时在不影响晶圆级封装结构空间布局的情况下，有效地增加了吸气剂的面积，确保晶圆级封装结构的高度真空度。
本发明所述的晶圆级封装结构中的吸气剂可以与读出电路衬底2电连接，读出电路衬底2与激活电极7电连接，使得吸气剂可以通过电路实现电流导通，当晶圆级封装结构的真空度下降或者热激活影响芯片的性能的时候，可以通过适当增加电流实现吸气剂的快速激活，这种电激活方式比传统的热激活方式简单便捷，无需复杂的加热装置，激活时间短，且这种激活方式不会对读出电路衬底2以及像元31盲元32的结构外观性能等产生影响。
本发明所述的晶圆级封装结构相比传统的晶圆封装结构，在吸气剂体积相同的情况下，本发明可以缩减部分封装体积，集成度更高，同样面积的硅晶圆上可以集成更多的芯片，从而降低单个芯片的制造成本。
本发明还提供了一种晶圆级封装结构的制备方法，所述晶圆级封装结构包括读出电路衬底2以及设置于所述读出电路衬底2上表面且与所述读出电路衬底2电连接的像元31和盲元32，本发明所述的晶圆级封装结构的制备方法包括步骤a和/或步骤b；
所述步骤a包括：
a1、在所述读出电路衬底2上表面通过光刻工艺获得与第一吸气剂4对应的凹槽；
a2、根据与第一吸气剂4对应的凹槽以及物理气相沉积工艺在所述读出电路衬底2上表面沉积第一吸气剂4，所述第一吸气剂4在所述读出电路衬底2上表面的投影与所述像元31在所述读出电路衬底2上表面的投影重合；
所述步骤b包括：
b1、在所述盲元32上表面通过光刻工艺获得与第二吸气剂5对应的凹槽；
b2、根据与第二吸气剂5对应的凹槽以及物理气相沉积工艺在所述盲元32上表面沉积第二吸气剂5，所述第二吸气剂5在所述读出电路衬底2上表面的投影与所述盲元32在所述读出电路衬底2上表面的投影重合。
所述晶圆级封装结构的制备方法还包括步骤c，所述晶圆级封装结构还包括封盖晶圆1，所述步骤c包括：
c1、在所述封盖晶圆1下表面通过光刻工艺获得与第三吸气剂6对应的凹槽；
c2、根据与第三吸气剂6对应的凹槽以及物理气相沉积工艺在所述封盖晶圆1下表面沉积第三吸气剂6，所述第三吸气剂6在所述读出电路衬底2上表面的投影与所述像元31在所述读出电路衬底2上表面的投影不重合。
所述晶圆级封装结构的制备方法在所述步骤c之后还包括：
将所述封盖晶圆1与所述读出电路衬底2构成密闭封装结构，使所述像元31与所述盲元32位于所述密闭封装结构内。
在本发明的具体实施例中，所述晶圆级封装结构的制备方法包括第一吸气剂4的制备：
(1)提供读出电路芯片；
(2)制备第一吸气剂4：在所述读出电路衬底2上表面通过光刻工艺获得与第一吸气剂4对应的凹槽；根据与第一吸气剂4对应的凹槽以及物理气相沉积工艺在所述读出电路衬底2上表面沉积第一吸气剂4，所述第一吸气剂4在所述读出电路衬底2上表面的投影与所述像元31在所述读出电路衬底2上表面的投影重合；具体为，在所述读出电路衬底2上表面涂光刻胶，将像元31的光学掩模版放置于光刻胶上，通过曝光、显影获得与第一吸气剂4对应的凹槽，再通过物理气相沉积工艺将吸气剂沉淀到经过显影后的光刻胶上，最后从读出电路衬底2上表面剥离出经过显影后的光刻胶以及光刻胶上表面的吸气剂，从而获得第一吸气剂4；所述物理气相沉积工艺为在真空条件下，利用高能电场将溅射气体(如氩气ar)解离为正离子(如ar+)，正离子在电场作用下向负极运动，轰击负极的靶材，靶材原子被轰击出来，沉积在衬底表面形成薄膜，在本发明具体实施例的此步骤中，吸气剂材料作为靶材装在负极，溅射气体采用氩气，氩气在电场中电离后形成正价氩离子，正价氩离子在电场中加速轰击吸气剂靶材，吸气及材料原子被轰击出来后沉积在读出电路衬底2上表面，逐渐积累形成薄膜。
在本发明的具体实施例中，所述晶圆级封装结构的制备方法还包括第二吸气剂5的制备：
(3)提供焦平面探测器阵列，所述焦平面探测器阵列包括像元31和盲元32；
(4)制备第二吸气剂5：在所述盲元32上表面通过光刻工艺获得与第二吸气剂5对应的凹槽；根据与第二吸气剂5对应的凹槽以及物理气相沉积工艺在所述盲上表面沉积第二吸气剂5，所述第二吸气剂5在所述读出电路衬底2上表面的投影与所述盲元32在所述读出电路衬底2上表面的投影重合；具体为，在所述焦平面探测器阵列上表面涂光刻胶，将盲元32的光学掩模版放置于光刻胶上，通过曝光、显影获得与第二吸气剂5对应的凹槽，再通过物理气相沉积工艺将吸气剂沉淀到经过显影后的光刻胶上，最后从焦平面探测器阵列上表面剥离出经过显影后的光刻胶以及光刻胶上表面的吸气剂，从而获得第二吸气剂5；在本发明具体实施例的此步骤中，所述物理气相沉积工艺具体为将吸气剂材料作为靶材装在负极，溅射气体采用氩气，氩气在电场中电离后形成正价氩离子，正价氩离子在电场中加速轰击吸气剂靶材，吸气及材料原子被轰击出来后沉积在焦平面探测器阵列上表面，逐渐积累形成薄膜。
在本发明的具体实施例中，所述晶圆级封装结构的制备方法还包括第三吸气剂6的制备：
(5)提供封盖晶圆1；
(6)制备第三吸气剂6：在所述封盖晶圆1下表面通过光刻工艺获得与第三吸气剂6对应的凹槽；根据与第三吸气剂6对应的凹槽以及物理气相沉积工艺在所述封盖晶圆1下表面沉积第三吸气剂6，所述第三吸气剂6在所述读出电路衬底2上表面的投影与所述像元31在所述读出电路衬底2上表面的投影不重合；具体为，在所述封盖晶圆1下表面涂光刻胶，将与像元31和盲元32的光学掩模版相对的第三吸气剂6的光学掩模版放置于光刻胶上，通过曝光、显影获得与第三吸气剂6对应的凹槽，再通过物理气相沉积工艺将吸气剂沉淀到经过显影后的光刻胶上，最后从封盖晶圆1下表面剥离出经过显影后的光刻胶以及光刻胶上的吸气剂，从而获得第三吸气剂6；在本发明的具体实施例的此步骤中，所述物理气相沉积工艺为将吸气剂材料作为靶材装在负极，溅射气体采用氩气，氩气在电场中电离后形成正价氩离子，正价氩离子在电场中加速轰击吸气剂靶材，吸气及材料原子被轰击出来后沉积在封盖晶圆1下表面，逐渐积累形成薄膜。
在本发明的具体实施例中，在步骤(3)和步骤(4)之间还包括：
将制备有第一吸气剂4的读出电路芯片与焦平面探测器阵列电连接，使得所述第一吸气剂4位于所述焦平面探测器阵列的像元31底部。
在本发明的具体实施例中，在第一吸气剂4、第二吸气剂5、第三吸气剂6制备完成后，所述晶圆级封装结构的制备方法还包括：
将制备有第三吸气剂6的封盖晶圆1与读出电路衬底2构成密闭封装结构，使得所述焦平面探测器阵列的像元31和盲元32在密闭封装结构内。
在本发明的具体实施例中，所述晶圆级封装结构的制备方法中吸气剂的制备可以仅包括第一吸气剂4的制备和第三吸气剂6的制备、第二吸气剂5的制备和第三吸气剂6的制备、第一吸气剂4的制备和第二吸气剂5的制备、第一吸气剂4的制备、第二吸气剂5的制备、第三吸气剂6的制备中的任意一种。
所述晶圆级封装结构的制备方法还可以包括：将所述第一吸气剂4电连接所述读出电路衬底2。
所述晶圆级封装结构的制备方法还可以包括：将所述第二吸气剂5电连接所述读出电路衬底2。
所述晶圆级封装结构的制备方法还可以包括：将所述第三吸气剂6电连接所述封盖晶圆1，并在所述封盖晶圆1上设计第二激活电极，利用第二激活电极可以在外部按需快速激活第三吸气剂6。
本发明还提供了一种激活上述所述的晶圆级封装结构内的吸气剂的激活方法，所述第一吸气剂4和/或所述第二吸气剂5的激活方式为电激活和/或热激活。
所述封盖晶圆1下表面设置有第三吸气剂6，所述第三吸气剂6的激活方式为电激活和/或热激活。
在本发明的具体实施例中，可以先通过热激活方式激活第一吸气剂4、第二吸气剂5和第三吸气剂6，在晶圆级封装结构的工作过程中，如果其真空度降低，可以再通过电激活对其中的吸气剂进行再次激活，以便可以持续保持晶圆级封装结构内的真空度，当吸气剂的量足够大时，可以通过电激活方式多次激活吸气剂，以使晶圆级封装结构中的芯片可以持续工作在真空环境中，且可以延长芯片的使用寿命。
在本发明的具体实施例中，本发明所述的晶圆级封装结构中的第一吸气剂4、第二吸气剂5以及第三吸气剂6的激活方式可以为热激活，也可以为电激活，也可以既有热激活也有电激活。
本发明所述的激活上述晶圆级封装结构内的吸气剂的激活方法，一方面有利于读出电路衬底2和像元31盲元32工作过程中可以重新激活吸气剂维持真空度，另一方面可以减少热激活过程中热量对读出电路衬底2和像元31盲元32的负面影响，如可以更好地避免氧化钒热敏材料性质的材料受热发生变化等现象。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。