示例涉及用于膜构件的制造技术，更具体地涉及膜构件和形成膜构件的方法。
背景技术：
制造膜构件(例如麦克风，压力传感器或加速度传感器)通常包括多个成本高昂的工艺步骤。可以期望提供具有长寿命的成本低廉的膜构件。
技术实现要素：
具有更长的使用寿命和/或改善的电特性的膜构件可能需要成本更低的方案。
能够通过本发明的主题覆盖该需求。
一些示例涉及膜构件。膜构件包括具有导电膜层的膜结构。导电膜层具有悬置区域和膜区域。另外，导电膜层的悬置区域布置在绝缘层上。此外，绝缘层布置在承载基体上。此外，膜构件包括对电极结构。在对电极结构和导电膜层的膜区域之间垂直地布置有空腔。此外，导电膜层的边缘以导电膜层和对电极结构之间的垂直距离的一半以上为幅度横向突出超过绝缘层的边缘。此外，导电膜层吸收在导电膜层的膜区域偏移时而施加在膜结构上的90％以上的力。
一些示例涉及膜构件。膜构件包括具有导电膜层的膜结构。导电膜层具有悬置区域和膜区域。另外，导电膜层的悬置区域布置在绝缘层上。此外，绝缘层布置在承载基体上。此外，膜构件包括对电极结构。对电极结构包括空隙。另外，在对电极结构的导电对电极层和导电膜层的膜区域之间垂直地布置有空腔。此外，膜构件包括对电极结构的绝缘结构。绝缘结构的第一部分布置在对电极结构的空隙的壁部的至少一部分上。另外，绝缘结构的第二部分垂直延伸到空腔中。
一些示例涉及膜构件。膜构件包括具有导电膜层的膜结构。导电膜层包括第一导电材料。此外，导电膜层具有悬置区域和膜区域。另外，导电膜层的悬置区域布置在绝缘层上。此外，绝缘层布置在承载基体上。膜构件还包括具有导电对电极层的对电极结构。导电对电极层包括第二导电材料。另外，在对电极结构和导电膜层的膜区域之间垂直地布置有空腔。此外，第一导电材料不同于第二导电材料。
一些示例涉及用于形成膜构件的方法。该方法包括在绝缘层上形成膜结构的导电膜层。导电膜层具有悬置区域和膜区域。此外，绝缘层布置在承载基体上。此外，该方法包括至少在导电膜层的区域中横向地形成对电极结构。所述方法还包括：在对电极结构和导电膜层的膜区域之间形成垂直布置的空腔，从而空腔从对电极结构的导电对电极层垂直延伸到导电膜层的膜区域。导电膜层的边缘以导电膜层和对电极结构之间的垂直距离的一半以上为幅度横向突出超过绝缘层的边缘。
附图说明
在下文参照所附的附图更加详细地阐释实施例。图示：
图1是膜构件的示意横截面；
图2是另外的膜构件的示意横截面；
图3是另外的膜构件的示意横截面；
图4是另外的膜构件的示意横截面；
图5是用于形成另外的膜构件的方法的流程图；
图6a-6h是用于形成另外的膜构件的示意性工艺步骤；
图7a-7h是用于形成另外的膜构件的示意性工艺步骤；
图8是另外的膜构件的示意横截面；
图9a-9h是用于形成另外的膜构件的示意性工艺步骤；并且
图10是另外的膜构件的示意横截面。
具体实施方式
现在参照附图更详细地描述各种实施例，在附图中示出了一些实施例。在图中，为了清楚起见，线、层和/或区域的厚度尺寸可能被夸张展示。
在仅示出一些示例性实施例的附图的以下描述中，相同的附图标记可以指代相同或相似的组件。此外，概括性的附图标记可以用于在一个实施例中或在附图中多次出现但是关于一个或多个特征被共同描述的组件和对象。只要从说明书中不明显或者隐含地得出其它的方面，则用相同的或者概括性的附图标记所描述的组件或者对象能够在单个、一些或者所有的特征(例如其尺寸)方面被相同地但是也可能不同地设计。
尽管可以对实施例以各种方式进行更改和改变，但是实施例在附图中作为示例被示出并且将在本文中进行详细说明。然而明确的是，并不意图将实施例限制到相应所公开的形式，而是实施例其实覆盖位于本发明的范围内的全部功能的和/或结构的改型、等价方案和备选方案。相同的附图标记在整个附图说明中指代相同或相似的元件。
注意到，被称为与另一元件“连接”或“耦接”的元件能够与另一元件直接连接或耦合，或者能够存在位于其间的元件。当两个元件a和b通过“或”组合时，则它们被理解为意指所有可能的组合，例如“仅a”、“仅b”以及“a和b”。对于同一组合的备选的表述是“a和b中的至少一个”。同样的情况适用于2个以上元件的组合。
这里使用的术语仅用于描述特定实施例，而不限制实施例。如这里所用，只要上下文没有明确另有说明，否则单数形式“一种”、“一个”和“所述、该”也包括复数形式。此外，应该理解的是，表达诸如正如在此使用的“被包含”、“包含”、“具有”和/或“具有的”说明存在所提到的特征、整数、步骤、工作过程、元件和/或组件，但是不排除存在或添加一个或者说一个或多个特征、整数、步骤、工作过程、元件、组件和/或其组合。
只要没有另外定义，则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所赋予的相同的含义。此外，应该理解的是，只要在此没有明确地另外限定，表达(例如那些在通用字典中被限定的表达)就被解释为具有与其在相关技术的上下文中的含义一致的含义。
图1示出了膜构件100的示意横截面。膜构件100包括具有导电膜层111的膜结构110。此外，导电膜层111具有悬置区域112和膜区域113。另外，导电膜层111的悬置区域112布置在(第一)绝缘层120上。此外，(第一)绝缘层120布置在承载基体130上。膜构件100还包括对电极结构140。另外，在对电极结构140和导电膜层111的膜区域113之间垂直地布置有空腔150。此外，导电膜层111的(横向)边缘114以在导电膜层111与对电极结构140之间的垂直距离一半以上(或大于75％，大于90％或大于100％)为幅度，横向突出超过(第一)绝缘层120的(横向)边缘121。此外，所述导电膜层111吸收在所述导电膜层111的膜区域113偏移时而施加在所述膜结构110上的大于90％(或者大于95％或者大于99％)的力。
由于导电膜层111吸收在所述导电膜层111的膜区域113偏移时而施加在所述膜结构110上的大于90％的力，因此可以省去用于增强膜结构110的另外的层。由此，能够成本低廉地提供膜构件100。此外，由于导电膜层111的(横向)边缘114以在导电膜层111与对电极结构140之间的垂直距离一半以上为幅度横向突出超过(第一)绝缘层120的(横向)边缘121，因此可以优化导电膜层111与承载基体130的电解耦(例如，可以减小寄生电容)。由此，在确定由膜结构110和对电极结构140形成的电容器的电容时(例如，在借助于膜构件100检测到声波时)，可以改善信噪比。由此所述膜构件100具有改善的电特性。另外，由于导电膜层111的(横向)边缘114以在导电膜层111与对电极结构140之间的垂直距离一半以上为幅度横向突出超过(第一)绝缘层120的(横向)边缘121，因此在膜区域113偏移时引起所述导电膜层111的突出超过所述(横向)边缘121的区域(例如在相反方向上)偏移。由此，在膜区域113偏移时，减小导电膜层111的电压，特别是减小在悬置区域112中的电压。由此，可以提高导电膜层111的寿命，并且由此提高膜构件100的寿命。
例如导电膜层111可以具有突出区域或突出部，突出区域横向突出超过绝缘层120的(横向)边缘121。突出区域可以具有横向尺寸(例如，在导电膜层111的(横向)边缘114和绝缘层120的(横向)边缘121之间)，该横向尺寸大于导电膜层111与对电极结构140之间的垂直距离的一半(或大于75％，大于90％或大于100％)。例如，导电膜层111可以吸收在所述导电膜层111的膜区域113偏移时出现在膜结构110中的大于90％(或者大于95％或者大于99％)的力。导电膜层111可以是例如(例如p掺杂或n掺杂的)多晶硅层或(例如p掺杂或n掺杂的)非晶多晶硅层。例如，导电膜层111的横向尺寸(例如，宽度)可以是对电极结构140的横向尺寸(例如，宽度)的110％以上(或者125％以上或150％以上)。导电膜层111的横向尺寸可以例如大于1μm(或大于10μm，大于50μm，大于100μm或大于250μm)，并且小于1000μm(或小于750μm，小于500μm，或小于400μm)。导电膜层111的垂直尺寸(例如，厚度)能够例如是(第一)绝缘层120的垂直尺寸(例如，厚度)的25％以上(或者50％以上或者75％以上)，和/或是对电极结构140的垂直尺寸(例如，厚度)的5％以上(或者10％以上，20％以上或30％以上)。例如，导电膜层111的垂直尺寸可以大于50nm(或大于100nm，大于200nm，大于300nm，或大于330nm)并且小于1μm(或者小于750nm，或者小于500nm，小于400nm或者小于350nm)。导电膜层111的悬置区域112可以例如是导电膜层111的这样的区域：该区域横向完全位于(第一)绝缘层120的区域中。例如，导电膜层111的膜区域113是导电膜层111的这样的区域：该区域横向完全位于(第一)绝缘层120的区域外。
例如，导电膜层111和对电极结构140之间的垂直距离可以是：在膜区域113的未被加载的状态中或在膜区域113未偏移时的导电膜层111和对电极结构140之间的垂直距离。在膜区域113的未被加载的状态中，例如，膜区域113的朝向空腔150的表面上的压力可以大小等于膜区域113的背离于空腔150的表面上的压力。例如，导电膜层111和对电极结构140之间的垂直距离可以是对电极结构140的垂直尺寸的50％以上(或75％以上，100％以上，125％以上或150％以上)。
例如，对电极结构140可以包括导电对电极层。例如，导电对电极层可以是(例如，p掺杂或n掺杂的)多晶硅层，(例如，p掺杂或n掺杂的)非晶多晶硅层，金属层(例如铝层，铜层或金层)，或合金层(例如，铝铜层)。对电极结构140的横向尺寸(例如，宽度)可以例如大于1μm(或大于10μm，大于50μm，大于100μm或大于250μm)，并且小于1000μm(或小于750μm，小于500μm，或小于400μm)。例如，对电极结构140的垂直尺寸可以大于500nm(或大于750nm，大于1μm或大于1.5μm)，并且小于10μm(或小于5μm，小于4μm，小于3μm，或小于2μm)。
例如，(第一)绝缘层120可以是氧化硅(sio2)层或氮化硅(si3n4)层。(第一)绝缘层120可以是例如结构化的绝缘层。例如，(第一)绝缘层可以布置在承载基体130的表面131上。
例如，对电极结构140可以包括具有绝缘结构的空隙。此外，绝缘结构的至少一个(第一)部分布置在对电极结构140的空隙的壁部的至少一部分处。例如，绝缘结构可以包括氧化硅或氮化硅。例如，绝缘结构的横截面可以具有椭圆形、圆形或矩形。绝缘结构可以例如具有套筒形或闭合管的形状。例如，空隙的横截面可以具有圆形、椭圆形或槽形。例如，空隙可以是对电极结构140的开口。例如，空隙的横向尺寸可以大于200nm(或者大于500nm，大于1μm，或者大于5μm)。例如，绝缘结构的横向尺寸可以大于100nm(或大于200nm，大于500nm或大于1μm)。
例如，绝缘结构的材料和(第一)绝缘层120的材料可以不同。例如，绝缘结构可以包括氮化硅，并且(第一)绝缘层120可以包括氧化硅，反之亦然。
例如，绝缘结构的横向尺寸(例如，宽度)可以相当于对电极结构140的空隙的横向尺寸(例如，宽度)。由此，对电极结构140的第一部分和对电极结构140的第二部分可以有效地彼此机械连接并且同时彼此电绝缘。
例如绝缘结构的第二部分可以从对电极结构140的导电对电极层垂直延伸到空腔150中。由此可以借助于绝缘结构来限制导电膜层111的膜区域113向着对电极结构140的方向的偏移。由此，可以避免在膜区域113的强烈偏移时膜区域113粘附在对电极结构140处。由此能够提高膜构件100的寿命。例如，绝缘结构可以形成用于膜区域113的间隔件或缓冲件。绝缘结构的第二部分的垂直尺寸可以例如是在导电膜层111与对电极结构140之间的垂直距离的10％(或20％、30％或40％)以上和90％(或80％、70％或者60％)以下。
例如，第二绝缘层能够垂直布置在对电极结构140和膜区域113之间。第二绝缘层可以横向包围空腔150。
例如，绝缘结构的材料和第二绝缘层的材料可以不同。第二绝缘层和(第一)绝缘层120可以例如包括相同的材料。第二绝缘层可以是例如结构化的绝缘层。
例如，空隙可以将导电对电极层141分成第一部分和第二部分。第一部分和第二部分可以彼此电绝缘。由此，导电对电极层141的部分中的一个部分(例如第二部分)可以被设置到未定义的电位(“浮动电位”)上。例如，空隙可以从三个侧部或ω形地包围导电对电极层141的第二部分。导电对电极层141的第二部分可以例如是导电对电极层141的边缘区域。
例如，导电对电极层141的第一部分可以连接到接触结构。导电对电极层141的第二部分可以是电位自由的(例如电浮动的)。由此，可以降低膜构件的寄生电容。由此，在确定由膜结构110和对电极结构140形成的电容器的电容时(例如，在借助于膜构件检测声波时)，可以改善信噪比。由此能够形成具有改善的电特性的膜构件。
例如，承载基体130能够具有空隙。(第一)绝缘层120可以横向包围空隙。由此，导电膜层111的膜区域113可以连接到的膜构件100的周边环境。由此，通过在膜构件100的周边环境中的压力变化(例如，由声波引起的压力变化)，可以实现膜区域113的偏移。
例如，空隙可以横向地位于空腔150的区域中。例如，空隙可以穿透承载基体130。作为备选方案，空隙的深度可以小于承载基体130的厚度。
例如，导电膜层111的膜区域113的横向尺寸可以是在承载基体130的表面131处的空隙的横向尺寸的110％以上(或125％以上或150％以上)。由此，在膜构件100的周边环境中的压力变化时，能够减小膜区域113的偏移。由此，可以借助于膜构件100检测更高的压力或更高的压力差。
例如，在所述导电膜层111的膜区域113的表面处能够布置有抗粘层。由此可以避免在膜区域113偏移期间所述导电膜层111在对电极结构140处的粘附。由此可以增加膜构件100的寿命。
例如，在导电膜层111的膜区域113的表面处可以布置有疏水层。由此可以避免在膜区域113表面处积聚水。由此可以减小膜区域的腐蚀，并且由此提高膜构件100的寿命。
例如，抗粘层或疏水层可以是全氟癸基三氯硅烷(fdts)层。由此抗粘层或疏水层可以成本低廉地布置在膜区域113的表面上。由此，能够成本低廉地提供膜构件100。全氟癸基三氯硅烷层可以例如是单层(例如，单个层)。
例如，承载基体130可以是玻璃基体(例如，玻璃晶片或玻璃片)或半导体基体(例如，半导体晶片或半导体片)。例如，承载基体130可以是硅(si)基半导体基体，碳化硅(sic)基半导体基体，砷化镓(gaas)基半导体基体，氮化镓(gan)基半导体基体，或者绝缘硅(soi)半导体基体。
例如，垂直方向、垂直尺寸或者垂直于承载基体130的表面131的深度以及平行于承载基体130的表面131的横向方向或横向尺寸能够被测量。承载基体130的表面131能够例如是承载基体130的前侧。承载基体130的前侧可以例如是承载基体130的表面，在该表面上比在承载基体130的后侧上制造更复杂的结构，这是因为当在前侧上已经形成了结构时，后侧的工艺参数(例如，温度)和处理会受到限制。
例如，导电层可以具有小于1×1015ωm(或小于1×1010ωm，小于1×105ωm，或小于1ωm)的特定的(电)阻。
例如，导电膜层111的膜区域113和对电极结构140可以形成电容器。通过使膜区域113相对于对电极结构140偏移，可以改变电容器的电容。例如，膜构件100可以包括电路，该电路用于检测电容器电容变化并且生成表示所检测到的电容器电容变化的电信号。在承载基体130是半导体基体的情况下，电路可以形成在半导体基体上。
例如，膜构件100可以是微机电系统(mems)构件(例如，mems麦克风)的元件、麦克风的元件、压力传感器或加速度传感器的元件，或者形成mems构件(例如，mems麦克风)、麦克风、压力传感器或加速度传感器。
例如，电容式的mems麦克风可以包括可偏移膜(例如，膜区域113)和被连接到壳体声音接头的静态基准电极(例如，对电极结构140)，以及用于偏压(vorspannen)和读出的专用集成电路(asic)。
图2示出了另外的膜构件200的示意横截面。膜构件200能够如同结合图1所说明的膜构件100那样来构造。膜构件200包括布置在第一绝缘层120上的膜结构110(例如，膜)。膜结构110包括导电膜层111。此外，导电膜层111的边缘114横向突出超过第一绝缘层120的边缘121。另外，膜200包括布置在膜结构110上的第二绝缘层210。在第二绝缘层210上布置有对电极结构140(例如背板)。对电极结构140具有多个空隙220。另外，在对电极结构140和导电膜层111之间垂直布置有空腔150。例如，通过空隙220能够实现空腔150和膜构件200的周边环境之间的压力平衡。第二绝缘层210横向地限定空腔150。另外，承载基体130具有空隙230。空隙230的横向尺寸小于空腔150的横向尺寸并且小于导电膜层111的膜区域113的横向尺寸。另外，在导电膜层111上布置有第一接触结构240，并且在对电极结构140上布置有第二接触结构250。例如接触结构240、250可以用作用于导电膜层111和对电极结构140的联接面(例如用于键合结构)。例如，接触结构240、250可以各自包括结构化的金属层(例如结构化的铝层)或结构化的合金层(例如结构化的铝铜合金层)。
图2示出了具有四层的膜构件200的示例。例如可以在两周内形成或制造膜构件200。例如，所述四层可以包括膜(例如，膜结构110)、背板(例如，对电极结构140)、一个或多个联接面(例如，接触结构240、250)和空腔150。例如，在膜构件200中，可以删除所有不必要的元件，并且可以通过智能技术工程(例如，在形成所述膜构件200时)实现低成本。
例如，在膜构件200中，可以根据换能器基本功能将层的数量降低到绝对最小值：可偏移膜(例如，膜区域113)、穿孔的静态基准电极或背板(例如，对电极结构140)、通往承载基体130中的膜的进入孔(例如，空隙230)以及与外部电路装置的金属连接部(例如，接触结构240、250)。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图2中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，所述特征结合所建议的方案或者一个或多个前述(例如图1)或者后述(例如图3-图10)所说明的实施方式被提到。
图3示出了另外的膜构件300的示意横截面。膜构件包括具有导电膜层111的膜结构110。导电膜层111具有悬置区域112和膜区域113。另外，导电膜层111的悬置区域112布置在(第一)绝缘层120上。此外，(第一)绝缘层120布置在承载基体130上。此外，膜构件300包括对电极结构140。对电极结构140包括空隙220。另外，在对电极结构140的导电对电极层141和导电膜层111的膜区域113之间垂直布置有空腔150。此外，膜构件300包括对电极结构140的绝缘结构310。绝缘结构310的第一部分布置在对电极结构140的空隙220的壁部221的至少一部分上。另外，绝缘结构310的第二部分垂直延伸到空腔150中。
通过在空隙220的壁部221的至少一部分处布置绝缘结构310，能够成本低廉地将绝缘结构310机械地固定在对电极结构140处。由此能够成本低廉地提供膜构件300。另外，由于绝缘结构310的第二部分垂直地延伸到空腔150中，因此导电膜层111的膜区域113的向着对电极结构140的方向的偏移受到限制。由此可以避免在膜区域113的强烈偏移时所述膜区域113和对电极结构140之间的接触。由此可以避免在膜区域113的强烈偏移时所述膜区域113粘附在对电极结构140处。由此可以增加膜构件300的寿命。
膜构件300以及其元件能够如同结合图1所说明的膜构件100以及其元件那样来构造。例如，(第一)绝缘层可以布置在承载基体130的表面131上。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图3中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，结合所建议的方案或者一个或多个前述实施方式(例如图1-图2)或者后述实施方式(例如图4-图10)提到所述特征。
图4示出了另外的膜构件400的示意横截面。膜构件400包括具有导电膜层111的膜结构110。导电膜层111包括第一导电材料。此外，导电膜层111具有悬置区域112和膜区域113。另外，导电膜层111的悬置区域112布置在(第一)绝缘层120上。此外，(第一)绝缘层120布置在承载基体130上。膜构件400还包括具有导电对电极层141的对电极结构140。导电对电极层141还包括第二导电材料。另外，在对电极结构140和导电膜层111的膜区域113之间垂直地布置有空腔150。此外，第一导电材料不同于第二导电材料。
因为导电膜层111和导电对电极层141具有不同的导电材料，所以导电对电极层141可以由比导电膜层111成本更低的导电材料形成。由此，能够成本低廉地提供膜构件400。
例如，第一导电材料可以是柔性导电材料。第二导电材料可以例如是刚性导电材料。例如，(第一)绝缘层可以布置在承载基体130的表面131上。
例如，第一导电材料能够是多晶硅。第二导电材料可以是金属和合金中的至少一种。由此可以省去用于形成联接面(例如用于键合结构)的对电极结构140的成本高昂的附加金属化。由此可以成本低廉地提供膜结构元件400。例如，第二导电材料可以是铝、铜或铝铜合金。
膜构件400以及其元件能够如同结合图1所说明的膜构件100以及其元件那样来构造。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图4中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，所述特征结合所建议的方案或者一个或多个前述实施方式(例如图1-图3)或者后述实施方式(例如图5-图10)被提到。
图5示出了用于形成另外的膜构件的方法500的流程图。该方法500包括在(第一)绝缘层120上形成510膜结构110的导电膜层111。导电膜层111具有悬置区域112和膜区域113。此外，(第一)绝缘层120布置在承载基体130上。此外，方法500包括至少在导电膜层111的区域中横向地形成520对电极结构140。所述方法500还包括：在所述对电极结构140和所述导电膜层111的膜区域113之间形成530垂直布置的空腔150，从而所述空腔150从所述对电极结构140的导电对电极层141垂直延伸到所述导电膜层111的膜区域113。导电膜层111的(横向)边缘114以在导电膜层111与对电极结构140之间的垂直距离一半以上(或大于75％、大于90％或大于100％)为幅度，横向突出超过(第一)绝缘层120的(横向)边缘121。
由于导电膜层111的(横向)边缘114以在导电膜层111与对电极结构140之间的垂直距离一半以上为幅度横向突出超过(第一)绝缘层120的(横向)边缘121，因此可以优化导电膜层111与承载基体130的电解耦(例如，可以减小寄生电容)。由此，在确定由膜结构110和对电极结构140形成的电容器的电容时(例如在借助于膜构件检测声波时)，可以改善信噪比。由此能够形成具有改善的电特性的膜构件。另外，由于导电膜层111的(横向)边缘114以在导电膜层111与对电极结构140之间的垂直距离一半以上为幅度横向突出超过(第一)绝缘层120的(横向)边缘121，因此在膜区域113偏移时引起所述导电膜层111的突出超过所述(横向)边缘121的区域(例如在相反方向上)偏移。由此，在膜区域113偏移时，减小导电膜层111的电压，特别是减小在悬置区域112中的电压。由此能够形成具有长寿命的膜构件。
例如，能够借助于方法500形成结合图1所描述的膜构件100、结合图2所描述的膜构件200、结合图3所描述的膜构件300和/或结合图4所描述的膜构件400。
例如，形成510导电膜层111可以包括在(第一)绝缘层120处沉积导电层并且结构化被沉积的导电层。
例如，方法500可以进一步包括在膜结构110上形成第二绝缘层210。对电极结构140的形成520可以发生在第二绝缘层210上。方法500可以进一步包括在对电极结构140中形成空隙220。空隙220可以垂直地穿透对电极结构140。由此可以在随后的工艺步骤中在空隙中形成绝缘结构310(例如用于电隔离对电极结构140的部分)。例如，在对电极结构140中形成空隙220可以在形成530空腔150之前执行。
作为备选方案，空腔150的形成530可以包括在膜区域113的区域中横向地去除牺牲层(例如，碳层)。
例如，空隙220可以延伸到第二绝缘层210中。空隙220可以终止于与对电极结构140的这样的垂直距离中：该垂直距离是第二绝缘层210的厚度的25％(或50％、75％或90％)以上。
例如，空隙220可以终止于与对电极结构140的这样的垂直距离中：该垂直距离是第二绝缘层210厚度的75％(或60％或50％)以下。由于第二绝缘层210的空隙的垂直尺寸是导电膜层111和对电极结构140之间的垂直距离的75％以下，因此可以在随后的工艺步骤中在第二绝缘层210的空隙中形成结构，该结构伸入到空腔150中并且与导电膜层111间隔。
例如空隙220能够将导电对电极层141分成至少两个电绝缘部分。由此，导电对电极层141的部分中的一个部分可以被设置到未定义的电位(“浮动电位”)上。由此可以降低膜构件的寄生电容。由此，在确定由膜结构110和对电极结构140形成的电容器的电容时(例如，在借助于膜构件检测声波时)，可以改善信噪比。由此能够形成具有改善的电特性的膜构件。
例如，在对电极结构140中形成空隙220可以包括掩盖对电极结构140和蚀刻经掩盖的对电极结构140。可以例如在具有对经掩盖的对电极结构140进行蚀刻的工艺步骤中实现在第二绝缘层210中形成空隙220。
例如，方法500还可以包括在对电极结构140的空隙220的壁部221上形成第三绝缘层。例如，第三绝缘层可以通过在对电极结构140的表面上沉积绝缘材料而形成。在沉积绝缘材料时，绝缘材料可以进入到对电极结构140的空隙220中。
例如，第三绝缘层可以填充对电极结构140的空隙220。由此可以(例如在分割时)实现空隙220的彼此对置的壁部的机械连接。
例如，第二绝缘层210的材料和第三绝缘层的材料可以不同。由此第二绝缘层210和第三绝缘层可以在随后的工艺步骤中被不同地处理。例如，在随后的工艺步骤中，第二绝缘层210可以至少部分地被去除，而第三绝缘层被保留，反之亦然。例如第二绝缘层210可以是氧化硅层，并且第三绝缘层可以是氮化硅层，反之亦然。
例如方法500还可以包括部分地去除第三绝缘层，使得第三绝缘层的剩余部分形成绝缘结构310。绝缘结构310的至少一个第一部分可以布置在对电极结构140的空隙220的壁部221的至少一部分处。由此可以形成由绝缘结构310形成的间隔件或缓冲件，以用于限制导电膜层111的膜区域113的最大垂直偏移。由此可以避免膜区域113粘附在对电极结构140处。由此能够形成具有长寿命的膜构件。
例如形成530空腔150可以包括：在所述导电膜层111的膜区域113的区域中横向地去除第二绝缘层210。在形成530空腔150期间，在第一绝缘层120上方形成所述导电膜层111的横向突出部。例如能够这样形成横向突出部，即，导电膜层111的(横向)边缘114以在导电膜层111与对电极结构140之间的垂直距离一半以上(或大于75％、大于90％或大于100％)为幅度，横向突出超过(第一)绝缘层120的(横向)边缘121。
例如方法500可以包括共同形成在导电膜层111的悬置区域112处的第一接触结构240和在导电对电极层141处的第二接触结构250。由此可以形成用于使得膜结构110的导电膜层111与对电极结构140的导电对电极层141电接触(例如借助于键合结构)的联接层。例如，共同形成第一接触结构240和和第二接触结构250能够包括：沉积导电层(例如金属层)和结构化被沉积的导电层，使得第一接触结构240和第二接触结构250被保留。第一接触结构240可以例如与第二接触结构250同时地或在一个工艺步骤中形成。
例如，去除绝缘层可以包括各向同性或各向异性的蚀刻工艺。蚀刻工艺可以是干式蚀刻工艺(例如，反应离子蚀刻)或湿化学蚀刻工艺。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图5中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，所述特征结合所建议的方案或者一个或多个前述(例如图1-图4)或者后述(例如图6a-图10)所说明的实施方式被提到。
图6a至图6h示出了用于形成另外的膜构件600的示意性工艺步骤；膜构件600的形成可以与结合图5描述的方法500类似地执行。另外，膜构件600可以像结合图2描述的膜构件200那样形成。
图6a示出了用于形成膜构件600的第一工艺步骤。在承载基体130的表面131上沉积第一绝缘层120和导电膜层111。例如，承载基体130可以是硅基体，第一绝缘层120可以借助于化学汽相沉积从硅酸四乙酯(teos)中沉积(例如，停止到600nm)，并且导电膜层111可以是非晶多晶硅层。第一绝缘层120能够例如具有600nm的厚度。例如，导电膜层111可以具有330nm的厚度。在沉积导电膜层111之后，例如可以进行导电膜层111(例如膜)的p注入(例如硼原子或磷原子的注入)以及随后的退火rr。例如，导电膜层111可以是膜结构110的元件。
图6b示出了用于形成膜构件600的第二工艺步骤。第一绝缘层120和导电膜层111被结构化。例如，结构化第一绝缘层120和导电膜层111可以包括蚀刻第一绝缘层120和导电膜层111(例如，聚teos蚀刻)。
例如，可以利用相同的掩模层或者使用聚掩模作为用于氧化物干式刻蚀的硬掩模来实现导电膜层(例如，聚层)和位于导电膜层下面的第一绝缘层(例如，氧化物)的结构化。在工作包中，例如可以使用用于拓扑的抗蚀剂技术和/或以下工艺步骤。
图6c示出了用于形成膜构件600的第三工艺步骤。在承载基体130上沉积第二绝缘层210和导电对电极层141。例如，第二绝缘层210可以借助于化学汽相沉积从硅酸四乙酯(teos)中沉积(例如，以3×600nm的距离)，并且导电对电极层141可以是非晶多晶硅层。作为备选方案，导电对电极层141可以包括薄氮化硅(si3n4)层和多晶硅层。在这里可以在膜构件的运行中发生充电效应。第二绝缘层210能够例如具有1.8μm的厚度。例如，导电对电极层141可以具有1.5μm的厚度。在沉积导电对电极层141之后，例如可以进行导电对电极层141(例如背板)的p注入(例如硼原子或磷原子的注入)以及随后的退火rr。例如，导电对电极层141可以是对电极结构140的元件。
图6d示出了用于形成膜构件600的第四工艺步骤。第二绝缘层210和导电对电极层141被结构化。在这里，在导电对电极层141和第二绝缘层210中形成三个空隙220。空隙220延伸直到导电膜层111。例如，结构化第二绝缘层210和导电对电极层141可以包括蚀刻第二绝缘层210和蚀刻导电对电极层141(例如，聚teos蚀刻)。
例如，可以在导电对电极层141中或者在导电膜层111的边缘上或膜边缘上的聚层中形成约1μm的拓扑结构。在一个工作包中，例如，可以在氧化物蚀刻之前(例如，在蚀刻第二氧化层210之前)实现去除聚间隔件。在这里，例如可以进行导电对电极层141或聚层的底切蚀刻，底切蚀刻具有对空隙220(或穿孔)的临界尺寸的影响。
图6e示出了用于形成膜构件600的第五工艺步骤。在承载基体130上沉积金属层620。例如，金属层620能够是铝层。例如，金属层620的金属(例如，铝)可以穿透空隙220(例如穿孔)并覆盖台面的侧壁。
图6f示出了用于形成膜构件600的第六工艺步骤。被沉积的金属层620被结构化，以在导电膜层111的表面上形成第一接触结构240，并且在导电对电极层141的表面上形成第二接触结构250。例如，结构化被沉积的金属层620可以包括被沉积的金属层620的各向同性蚀刻(例如，湿化学蚀刻)，例如铝蚀刻。例如，接触结构240、250可以形成用于电接触导电膜层111和导电对电极层141的联接面(例如用于键合结构)。
例如，工作包可以包括各向同性的铝蚀刻(例如，通过湿蚀刻)。在这里，可以实现接触结构240、250或金属化的高可靠性。另外，可以省略钝化。
图6g示出了用于形成膜构件600的第七工艺步骤。在承载基体130中形成空隙230。例如，在形成空隙230之前，承载基体130的厚度可以减小到350μm(例如，通过磨削)。例如，形成空隙230可以包括反应离子蚀刻(英语“深反应离子刻蚀”，drie)。
例如，磨膜工艺可以在台面边缘上进行。在这里，例如至少导电对电极层141布置在容忍表面形状的膜上，并且磨削承载基体130的后侧132。
例如，可以在一个工作包中施加保护性抗蚀剂层，并且执行稳健的成膜/脱膜工艺。
图6h示出了用于形成膜构件600的第八工艺步骤。在包括导电对电极层141的对电极结构140与膜结构110的导电膜层111之间，通过部分去除第二绝缘层210形成空腔150。在部分去除第二绝缘层210的情况下，还在第一绝缘层120上方形成了导电膜层111的突出部，使得导电膜层111的边缘114横向突出超过第一绝缘层120的边缘121。例如，借助于氟化氢(hf)气相释放过程可以部分去除第二绝缘层210。第二绝缘层210的剩余部分形成空腔150的横向边界。随后，例如全氟癸基三氯硅烷(fdts)抗粘层可以沉积(例如在导电膜层111上和/或在导电对电极层141上)。
例如，可以省略形成间隔件或者缓冲件(英语“凸块”)或粘附(例如，在导电膜层111处，在导电对电极层141处)。
例如，可以在一个工作包中执行气相蚀刻(例如，快速且仅以约1μm)和自组织的单层(sam)涂层(例如，fdts抗粘层)。在这里，自组织的单层涂层也可以用作(潜在的)钝化。
图6a到图6h示出了具有没有间隔件或缓冲件(英语“凸块”)的聚-聚-布置的工艺流程的示例。例如，在聚-聚-布置中，导电膜层111和导电对电极层141都可以是多晶硅层。
例如，在工艺流程中尽可能多的工艺步骤可以被跳过以实现成本节约。为此，可以避免形成间隔件或缓冲件，因为自组织的单层涂层(例如fdts抗粘层)可以承担这个任务。这可以通过工艺开发进一步优化。另外，为此可以省去膜结构110的波纹(例如用于优化膜区域113的拉应力的垂直凹槽和/或同心环)。在这里，可以执行多晶硅应力工程。另外，可以省略对电极结构140的分割。由此可以实现增加寄生电容，并由此实现对平均信噪比(snr)的系统限制。此外，为此可以省去膜区域113的拉入测试。作为其取代方案，可以基于谐振(例如，确定膜结构110的谐振频率)执行动态晶片测试。在这里，可以进行抽样测试。
例如，上述列举的方案也可以应用于膜构件的其他方案。例如，如果膜结构110布置在对电极结构140上方，或者如果膜位于上部，则可以遵循类似或相同的原理和/或可以执行类似的工艺流程。在这里可以附加地进行化学机械抛光。另外，在具有双对电极结构(例如具有双背板)的方案中，可以遵循类似或相同的原理和/或可以执行类似的工艺流程。在这里可以形成附加层(例如第二对电极结构)。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图6a至图6h中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，所述特征结合所建议的方案或者一个或多个前述(例如图1-图5)或者后述(例如图7a-图10)所说明的实施方式被提到。
图7a至图7h示出了用于形成另外的膜构件700的示意性工艺步骤；形成膜构件700可以类似于结合图5描述的方法500和/或类似于结合图6a至图6h描述的工艺流程执行。另外，膜构件700可以像结合图3描述的膜构件300那样形成。
图7a中所示的工艺步骤可以与结合图6d描述的工艺步骤类似地执行。在承载基体130上形成结构化的第一绝缘层120和结构化的导电膜层111。另外，形成结构化的第二绝缘层210和结构化的导电对电极层141。在这里，在导电对电极层141和第二绝缘层210中形成三个空隙220。第二绝缘层210中的空隙220的深度是导电对电极层141与导电膜层111之间的垂直距离的一半。例如，结构化第二绝缘层210和导电对电极层141可以包括蚀刻导电对电极层141和(例如受时间控制地)半蚀刻第二绝缘层210(例如，半聚teos蚀刻)。例如，空隙220可以具有圆形或椭圆形的横向横截面。
随后，如图7b中所示，沉积第三绝缘层710。第三绝缘层710进入空隙220并覆盖其壁部。例如，绝缘层710可以是具有200nm厚度的薄氮化硅(si3n4)层。
接着，如图7c所示，部分去除被沉积的第三绝缘层710，以形成绝缘结构310。绝缘结构310布置在空隙220的壁部处。另外，在导电对电极层141的边缘处布置有绝缘结构310。部分去除第三绝缘层710可以借助于蚀刻工艺(例如，借助于si3n4间隔件蚀刻)来进行。在这里导电对电极层141的边缘143和绝缘结构310的边缘311可以是倾斜的或倒圆的。
在随后的工艺步骤中，如图7d所示，空隙220(例如借助于完整的teos蚀刻)凹进到导电膜层111。接着，如图7e所示，沉积金属层620(例如，铝层)。在这里，金属层620进入空隙220中。例如，金属层620(例如铝)的材料可以进入空隙220中(例如穿孔中)并覆盖台面的侧壁。
随后，如图7f所示，被沉积的金属层620被结构化，以在导电膜层111的表面上形成第一接触结构240，并且在导电对电极层141的表面上形成第二接触结构250。例如，结构化被沉积的金属层620可以包括被沉积的金属层620的各向同性蚀刻(例如，湿化学蚀刻)，例如，铝蚀刻。例如，接触结构240、250可以形成用于电接触导电膜层111和导电对电极层141的联接面(例如用于键合结构)。
例如，工作包可以包括各向同性的铝蚀刻(例如，通过湿蚀刻)。在这里，可以实现接触结构240、250或金属化的高可靠性。另外，可以省略钝化。
之后，如图7g所示，在承载基体130中形成空隙230。例如，在形成空隙230之前，承载基体130的厚度可以减小到350μm(例如，通过磨削)。例如，形成空隙230可以包括反应离子蚀刻(英语“深反应离子蚀刻”，drie)。
例如，磨膜工艺可以在台面边缘上进行。在这里，例如至少导电对电极层141布置在容忍表面形状的膜上，并且磨削承载基体130的后侧132。
例如，可以在一个工作包中施加保护性抗蚀剂层，并且执行稳健的成膜/脱膜工艺。
在随后的工艺步骤中，如图7h所示，在包括导电对电极层141的对电极结构140与膜结构110的导电膜层111之间，通过部分去除第二绝缘层210形成空腔150。在部分去除第二绝缘层210的情况下，还在第一绝缘层120上方形成了导电膜层111的突出部，使得导电膜层111的边缘114横向突出超过第一绝缘层120的边缘121。例如，借助于氟化氢(hf)气相释放过程可以部分去除第二绝缘层210。第二绝缘层210的剩余部分形成空腔150的横向边界。
例如，绝缘结构310(例如，氮化硅柱筒型材)用作抗粘缓冲件，所述绝缘结构安装在空隙220(例如，穿孔)处并且延伸到空腔中。
图7a到图7h示出了具有带有间隔件或缓冲件(英语“凸块”)的聚-聚-布置的工艺流程的示例。例如，在聚-聚-布置中，导电膜层111和导电对电极层141都可以是多晶硅层。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图7a至图7h中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，所述特征结合所建议的方案或者一个或多个前述(例如图1-图6h)或者后述(例如图8-图10)所说明的实施方式被提到。
图8示出了另外的膜构件800的示意横截面。膜构件800能够类似于结合图7a至7h所说明的膜构件700那样来构造。导电对电极层141具有多个宽的空隙220-1和一个狭窄的空隙220-2。空隙220-2很窄，使得在图7b和图7c中所示的工艺步骤中，在空隙220-2中不形成两个彼此间隔的绝缘结构310-1，而是形成横向填充空隙220-2的唯一绝缘结构310-2。由此导电对电极层141的一部分145可以被电分离，以形成电位自由区域(英语“浮动区域”)。在这里，导电对电极层141的部分145可以通过绝缘结构310-2机械连接到导电对电极层141的其余部分。
图8示出了工艺流程的示例，具有带有间隔件或缓冲件(英文“凸块”)的聚-聚-布置，并且具有用于分割对电极结构140的可选方案(例如具有用于背板分割的可选方案)。例如，在聚-聚-布置中，导电膜层111和导电对电极层141都可以是多晶硅层。
例如，当对电极结构140(例如，背板)的空隙220-2(或结构化部)形成具有小于第三绝缘层710(例如，间隔件凸起层)两倍厚度的宽度的槽时，第三绝缘层710形成沿着槽的连接桥。由此可以实现对电极结构140或导电对电极层141(例如，多晶硅背板层)的电分离。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图8中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，所述特征结合所建议的方案或者一个或多个前述(例如图1-图7h)或者后述(例如图9a-图10)所说明的实施方式被提到。
图9a到图9h示出了形成另一个膜构件900的示意性工艺步骤。膜构件900的形成可以类似于结合图5描述的方法500，类似于结合图6a至图6h描述的工艺流程和/或类似于结合图7a至图7h描述的工艺流程来执行。另外，膜构件900可以像结合图3描述的膜构件300那样形成。
图9a所示的工艺步骤可以类似于结合图7a所描述的工艺步骤来执行。在承载基体130上形成结构化的第一绝缘层120和结构化的导电膜层111。另外，形成结构化的第二绝缘层210和结构化的导电对电极层141。这里，在导电对电极层141和第二绝缘层210中形成宽的空隙220-1和窄的空隙220-2、220-3。例如，空隙220-2可以是用于间隔件或缓冲件(英语“凸块”)的窄孔，并且空隙220-3可以是用于分割的窄槽。第二绝缘层210中的空隙220的深度是导电对电极层141与导电膜层111之间的垂直距离的一半。例如，结构化第二绝缘层210和导电对电极层141可以包括蚀刻导电对电极层141和(例如受时间控制地)半蚀刻第二绝缘层210(例如，半聚teos蚀刻)。
随后，如图9b所示，沉积第三绝缘层710。第三绝缘层710进入空隙220并覆盖其壁部。例如，绝缘层710可以是具有200nm厚度的薄氮化硅(si3n4)层。第三绝缘层710完全填充狭窄的空隙220-2、220-3。
之后，如图9c所示，被沉积的第三绝缘层710(例如，氮化硅(si3n4)层)被部分去除以形成绝缘结构310。绝缘结构310布置在空隙220-2、220-3中。第三绝缘层710的部分去除可以包括蚀刻工艺或各向同性的si3n4。
在随后的工艺步骤中，如图9d所示，空隙220-1凹进到导电膜层111(例如，借助于完整的teos蚀刻)。之后，如图9e所示，沉积金属层620(例如，铝层)。在这种情况下，金属层620进入到空隙220-1中。例如，金属层620(例如，铝)的材料可以进入空隙220-1(例如，进入穿孔)和台面的侧壁。
随后，如图9f所示，把被沉积的金属层620结构化，以形成导电膜层111的表面处的第一接触结构240和在导电对电极层141的表面处的第二接触结构250。例如，结构化被沉积的金属层620可以包括被沉积的金属层620的各向同性蚀刻(例如，湿化学蚀刻)，例如，铝蚀刻。例如，接触结构240、250可以形成用于电接触导电膜层111和导电对电极层141的联接面(例如用于键合结构)。
例如，工作包可以包括各向同性的铝蚀刻(例如，通过湿蚀刻)。在这里，可以实现接触结构240、250或金属化的高可靠性。另外，可以省略钝化。
之后，如图9g所示，在承载基体130中形成空隙230。例如，在形成空隙230之前，承载基体130的厚度可以减小到350μm(例如，通过磨削)。例如，形成空隙230可以包括反应离子蚀刻(英语“深反应离子蚀刻”，drie)。
例如，磨膜工艺可以在台面边缘上进行。在这里，例如至少导电对电极层141布置在容忍表面形状的膜上，并且磨削承载基体130的后侧132。
在随后的工艺步骤中，如图9h中所示，在包括导电对电极层141的对电极结构140和膜结构110的导电膜层111之间通过部分地去除第二绝缘层210形成了空腔150。在部分去除第二绝缘层210的情况下，还在第一绝缘层120上方形成了导电膜层111的突出部，使得导电膜层111的边缘114横向突出超过第一绝缘层120的边缘121。例如，借助于氟化氢(hf)气相释放过程可以部分去除第二绝缘层210。第二绝缘层210的剩余部分形成空腔150的横向边界。
例如，绝缘结构310-1可以形成间隔件或缓冲件。绝缘结构310-2可以例如将导电对电极层141的部分145与导电对电极层141的剩余部分电分离，以便形成具有不确定的电位的区域(英文“浮动区域”)。在这里，导电对电极层141的部分145可以经由绝缘结构310-2机械连接到导电对电极层141的剩余部分。
图9a至图9h示出了工艺流程的示例，具有带有间隔件或缓冲件(英文“凸块”)的聚-聚-布置，并且具有对电极结构140的分割(例如具有氮化硅(si3n4)的分割或通过氮化硅的分割)。例如，在聚-聚-布置中，导电膜层111和导电对电极层141都可以是多晶硅层。
例如，绝缘结构310-1可以形成氮化硅(si3n4)间隔件或者形成氮化硅(si3n4)缓冲件。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图9a至图9h中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，所述特征结合所建议的方案或者一个或多个前述(例如图1-图8)或者后述(例如图10)所说明的实施方式被提到。
图10示出了另外的膜构件1000的示意横截面。膜构件可以类似于结合图4所描述的膜构件400和/或类似于结合图6a至图6h所描述的膜构件600来构造。与图6h所示的膜构件600相比，膜构件1000的导电对电极层141是金属层(例如铝层)。由此可以省去用于导电对电极层141的电接触(例如，借助于键合结构)的第二接触结构250。
图10示出了用于进一步简化膜构件的可选方案的示例。在这里，金属化部也能够用于导电对电极层141(例如，静态的背板)。这可以导致3层技术。在这里，所述三层可以是导电膜层111(例如膜)、导电对电极层141(例如具有联接面的背板)以及空腔150。由此可以实现导电对电极层141(例如，背板)的不同的机械特性。例如，可能会出现相对于硅的很大的ct错误匹配。另外，可能产生潜在的压应力。此外可以产生较低的机械刚度。
另外的具体情况和方面结合前述的或者后述的实施方式被提到。在图10中所示的实施方式能够包括对应于一个或多个方面的一个或多个任选的附加的特征，所述特征结合所建议的方案或者一个或多个前述(例如图1-9h)或者后述所说明的实施方式被提到。
一些实施方式涉及成本低廉(例如，超低成本(ulc))的mems麦克风。
一些实施方式涉及成本低廉的多层麦克风。
按照一个方面，膜构件可以是常规的mems麦克风系统的元件或者形成常规的mems麦克风系统。
按照一个方面，膜构件可以是具有最少数量的光学层的硅(si)mems麦克风。
按照一个方面，(例如，麦克风)的膜构件的每个功能可以涉及光刻步骤。
按照一个方面，也可能利用膜结构化部和定子结构化部蚀刻位于其下的牺牲层。
按照一个方面，mems结构元件对于(最终)产品是成本敏感的。
按照一个方面，形成mems构件可以包括大量的工艺步骤，包括10个以上的光刻层，其中能够增加成本。
在前述的说明、下述的权利要求以及附图中所公开的特征，不仅能够单个地也能够在任意的组合中，对在其各种设计方案中的实施例的实现而言是重要的并且被采用。
虽然已经结合装置描述了一些方面，但是显然的是，这些方面也构成对相应方法的描述，从而装置的块体或结构元件也被理解为相应的方法步骤或方法步骤的特征。类似地，结合方法步骤或作为方法步骤被描述的方面也表示相应装置的相应块体或具体情况或特征的描述。
一般本发明的实施例能够被实施为程序、固件、计算机程序或具有程序代码的计算机程序产品或被实施为数据，其中，当程序在处理器或可编程硬件组件上运行时，程序代码或数据对于执行所述方法之一是有效的。程序代码或数据能够例如也存储在能够机读的载体或数据载体上。程序代码或数据还能够作为源代码、机器代码或者字节代码以及作为其它的中间代码存在。数据载体能够是数字存储介质、磁存储介质(例如软盘、磁带或硬盘)，或光学可读的数字存储介质。可编程硬件组件能够通过处理器、计算机处理器(cpu＝中央处理单元)、图形处理器(gpu＝图形处理单元)、计算机、计算机系统、专用的集成电路(asic＝专用集成电路)、集成电路(ic＝集成电路)、单片系统(soc＝片上系统)、可编程逻辑元件或具有微处理器的现场可编程门阵列(fpga＝现场可编程门阵列)形成。
通过说明书和附图仅描述了本公开的原理。因此显然的是，本领域技术人员可以得到各种布置，这些布置虽然没有在本文中明确地描述或示出，但体现了本公开的原理并且被包含在其本质和保护范围内。此外，在这里列举的所有示例原则上是为了在理解本公开的原理和通过发明人对进一步发展技术所贡献的方案时辅助读者，并且应被解释为不限制这样的尤其所列举的示例和条件来使用。此外，关于本公开的原理、方面和示例的所有的这里的陈述以及其特别的示例旨在包括它们的类似物。
例如，框图能够例如表示体现本公开的原理的示例性电路的概念视图。以类似的方式，应当理解的是，所有过程图、流程图、状态过渡图、伪代码等代表基本上呈现在计算机可读介质中并由计算机或处理器实施的各种进程，而不管这样的计算机或处理器是否被明确地示出。在说明书中或在权利要求中所公开的方法能够借助于装置来执行，该装置具有用于执行这些方法的相应的步骤中的每一个步骤的器件。
此外，应该理解的是，多个在说明书或权利要求书中公开的操作或功能的公开不应被解释为以位于特定的顺序中的形式被设计。因此，多种操作或功能的公开不限于特定的顺序，除非这些操作或功能出于技术原因而不可互换。此外，在若干示例中，单个操作可以包括或可以分成多个子操作。只要没有明确排除，则这样的子操作能够被包括在内并且形成此单个操作的公开的一部分。
此外，下面的权利要求就此被结合到详细的说明中，其中每个权利要求能够独立作为分离的示例。如果每个权利要求可以作为分离的示例而独立存在，但是要注意的是，虽然在权利要求中的从属权利要求能够涉及与一个或多个其它权利要求的特定组合，但是其它示例也能够包括从属权利要求与各个其它从属或独立权利要求的主题的组合。只要没有说明不想要特定的组合，在这里就建议这些组合。此外，权利要求的特征也应被包括在每一个其它的独立权利要求中，即使该权利要求不是直接依赖于该独立权利要求被做出。