可扩展的热电式红外探测器的制作方法

本发明涉及一种可扩展的热电式红外探测器设备及其形成方法。

背景技术

基于日益增长的诸多应用需求，对非制冷红外探测器的需求也不断增长。这些应用，仅举几例，包括空调系统，手机，自动驾驶汽车，物联网(iot)，消防和交通安全。此外，预计不久的将来还会有更多的应用。

常规非制冷红外探测器使用微测辐射热计予以实施。然而，微测辐射热计需要机械部件进行校准。例如，微测辐射热计需要机械快门进行偏移校正。微测辐射热计所需的机械部件增加了制造的复杂性，这种复杂性使得成本增加。另外，对微测辐射热计的机械部件的需求使得制造小型或紧凑型设备变得困难。

本发明涉及具成本效益且紧凑的红外探测器。

技术实现要素：

本发明的实施例总体上涉及设备及其形成方法。在一个实施例中，该方法包括提供用晶体管和传感器区域制备的衬底。通过以下方法处理衬底：在衬底中形成一个下传感器腔体，用牺牲材料填充下传感器腔体，在传感器区域中形成介电膜，在晶体管区域中形成晶体管以及在传感器区域中的介电膜上形成微电机械系统(mems)组件。该方法通过形成具有多个层间电介质(ild)层的后段线(beol)电介质而继续，所述层间电介质(ild)层具有设置在衬底上的用于互连设备组件的金属层和通孔层。金属层中的金属线被配置为定义在下传感器腔上方的上传感器腔，并且beol电介质的第一金属层的金属线被配置为限定mems部件的几何结构。

在一个实施例中，该设备包括具有晶体管区域和传感器区域的衬底。晶体管组件设置在晶体管区域中，并且mems组件设置在传感器区域中腔体上的膜上。mems组件包括用作热电红外传感器的多个热电堆线结构。所述热电堆线结构包括设置在反向掺杂的第一和第二线段一部分之上的吸收器层，该第一和第二线段串联连接。beol电介质设置在具有多个ild层的衬底上，所述ild层具有用于互连设备组件的金属层和通孔层。金属层中的金属线被配置为限定下传感器腔上方的上传感器腔，并且beol电介质的第一金属层的金属线被配置为限定mems组件的几何结构。

通过参考以下描述和附图，这里公开的实施例的这些和其它优点和特征将变得显而易见。此外，应该理解的是，这里描述的各种实施例的特征不是相互排斥的，并且可以以各种组合和置换形式存在。

附图说明

附图纳入并作为说明书的一部分。说明书中近似的附图标记表示近似的部分。附图示出了本发明的优选实施例，并且与描述一起用于解释本发明各种实施例的原理。

图1示出了半导体晶片的俯视图；

图2示出了设备的实施例的简化横截面图；

图3a-3d示出了热电堆结构的各种实施例的俯视图和横截面图；

图3e示出了传感器阵列；和

图4a-4l示出了用于形成设备的示例性过程的横截面图。

具体实施方式

实施例总体上涉及设备，例如具有基于热电的红外探测器的半导体设备或集成电路(ic)。例如，该ic是互补金属氧化物半导体(cmos)器件。至于红外探测器或传感器，它例如是微电子机械系统(mems)。该mems探测器嵌入到ic中。此外，mems探测器与cmos处理兼容。这些设备可以集成到产品中，例如热像仪。例如，设备可以包括多个mems传感器，其可以被配置为形成热像仪的传感器阵列。传感器可用于其他类型的应用，例如单像素或线阵列温度或运动传感器。

设备的制造可涉及在衬底上特征的形成，这些特征构成电路组件，例如晶体管，电阻器，电容器和mems传感器。这些组件相互连接，使得设备能够执行所需的功能。为了形成特征和互连，使用光刻技术将层重复沉积在衬底上并根据需要进行图案化。例如，通过使用包含期望图案的掩模板用曝光源曝光光刻胶层来图案化晶片。在曝光之后，通过显影技术将掩模板的图案转移到光刻胶层上，从而形成光刻胶蚀刻掩模。使用蚀刻掩模执行蚀刻以在下面的晶圆上复制图案，根据工艺的不同阶段，其可以包括一层或多层。在设备的形成过程中，众多掩模板可以用于不同的图案化工艺。此外，可以在晶片上平行地形成多个设备。

图1示出了半导体晶片101的一个实施例的简化平面图。该半导体晶片例如可以是硅晶片。该晶片可以是轻掺杂的p型晶片。其他类型的晶片，诸如绝缘体上硅(soi)或硅锗晶片，以及掺杂有其他类型掺杂剂或掺杂剂浓度的晶片也是可以的。

晶片包括有源表面111，在其上形成设备115。多个设备可以并行地形成在晶片上。例如，这些设备沿第一(x)方向排成行，沿第二(y)方向排成列。切割通道用于分离这些设备。处理完成后，晶片沿切割通道被切割，从而将这些设备切割成单个芯片。

图2示出了设备115的实施例的简化横截面图。该设备例如为具有嵌入式mems结构或部件的cmos设备。在一个实施例中，该设备是嵌入有热电式红外传感器或探测器的cmos设备。在一些实施例中，该设备的mems结构包括多个热电式红外传感器。这些多个传感器可以被配置成形成传感器阵列。例如，该设备可以是红外成像仪，其中每个传感器可以是红外成像仪的像素。其他类型的mems结构或应用也是可以的。例如，该设备可以与晶片上的其他设备平行地形成并且随后被分割。该设备包括衬底201。如图1所示，该设备例如可以是晶片的一部分。可能不会描述或不详细描述通用元件。衬底例如可以是半导体衬底，例如硅衬底。例如，衬底可以是轻度掺杂的p型硅衬底。其他类型的衬底或晶片也是可以的。

在一个实施例中，衬底包括第一和第二设备区域204和206。第一区域是cmos区域，第二区域是传感器区域。cmos区域包括cmos组件，并且传感器区域包括mems结构或组件。如图所示，cmos区域包括第一和第二cmos组件220a和220b。cmos组件包括金属氧化物半导体(mos)晶体管。例如，第一cmos组件是n型mos晶体管，第二cmos组件是p型mos晶体管。p型mos晶体管和n型mos晶体管是互补型晶体管。晶体管包括器件阱221。该器件阱用作晶体管的主体。另外，晶体管包括设置在器件阱上的衬底上的栅极230，该栅极位于设置在器件阱中的第一和第二源极/漏极(s/d)区域222和224之间。

晶体管的栅极可以包括在栅介质232上的栅电极234。栅电极可以是多晶硅，栅介质可以是热氧化硅。其他类型的材料或栅极配置也是可以的。对于p型mos晶体管，器件阱是n型阱，s/d区域是重掺杂p型区。另一方面，n型晶体管具有p型器件阱和重掺杂的n型s/d区域。s/d区域可以包括轻掺杂延伸区。轻掺杂延伸区使用与重掺杂s/d区域相同极性类型的掺杂剂进行轻掺杂。栅极的侧壁可以包括电介质间隔片238。间隔片有利于对齐s/d区域和轻掺杂延伸区。器件阱可以包括器件阱触点228，其使用与器件阱相同极性类型的掺杂剂进行重掺杂。

如图所示，cmos区域可以是包括第一和第二晶体管的逻辑区域。然而，逻辑区域可以包括许多晶体管。另外，逻辑区域可以包括具有不同操作特性或电压的晶体管区域。例如，可以在低电压(lv)区域中提供低电压晶体管，在中电压(mv)区域中提供中间或中等电压晶体管，在高电压(hv)区域中提供高电压晶体管。也可以包括其他类型的器件区域。例如，可以包括配置有存储器阵列的存储器区域。

如上所述，设备可以包括传感器阵列，该传感器阵列具有以行和列传感器排列成矩阵的多个传感器。每个传感器对应于像素阵列的一个像素。在这种情况下，cmos组件可以包括选择开关，行和列解码器以及读出电路。也可以包括其他cmos组件。cmos组件被配置为读出阵列的每个像素。一旦读出整个阵列的传感器，就可以重建图像。例如，图像是与阵列传感器对应的一个帧。

提供隔离区280以隔离组件区域。例如，提供隔离区以隔离第一和第二晶体管区域。另外，可以提供隔离区域以将器件阱触点与s/d区域隔离。隔离区可以是场氧化物(fox)隔离区。其他类型的隔离区域，例如浅沟槽隔离(sti)也是可以的。

传感器区域包括设置在衬底中的下传感器腔260。在一个实施例中，下传感器腔设置在衬底表面下方。例如，下传感器腔体是已经蚀刻到衬底中的沟槽。下传感器腔可以具有正方形或矩形的占位面积或形状。其他形状的下传感器腔也是可以的。下传感器腔的底部和侧面由基板限定，顶部由介电层243限定。介电层覆帽下传感器腔，用作mems结构250的膜。介电层可以是氧化硅层。其他类型的介电层也是可以的。

反射器241设置在下传感器腔的底部，用于反射红外辐射。反射器可以由导电材料形成。在一个实施例中，反射器是导电金属硅化物反射器。金属硅化物反射器可以是硅化钛(tisix)，硅化钨(wsix)或硅化铝(alsix)反射器。其他类型的金属硅化物反射器也是可以的。可替代类型的反射器也是可以的。例如，反射器可以是导电的掺杂反射层。掺杂反射层可以是掺杂硅层，例如掺杂多晶硅层。掺杂反射层可以重掺杂有p型或n型掺杂物。例如，掺杂反射层的掺杂剂浓度可以是约10²¹掺杂剂/cm³。掺杂区表面的导电性质归因于高浓度掺杂剂的应用，由此能够反射入射的红外辐射。在其他实施例中，反射器可以是非导电反射器，例如光子晶体反射器。例如，通过蚀刻下传感器腔的表面来形成光子晶体层。光子晶体层可以包括被配置为反射入射红外辐射的光栅图案。例如，可以从光子晶体层的表面蚀刻不同深度的不同光栅图案来调整反射的红外辐射的波长和性能。其他类型的反射器也是可以的。

可以提供保护衬垫244。在一个实施例中，保护衬垫作为下传感器腔的侧壁和底部的衬里，覆盖反射器。保护衬垫用于保护反射器和下传感器腔的侧壁免受后续处理的影响。例如，保护衬垫用于保护反射器免受诸如xef2之类的蚀刻剂的影响，该蚀刻剂用于释放工艺中以形成下传感器腔，但是其在cmos区域被构造并蚀刻掉。在一个实施例中，保护衬垫是氧化硅衬垫。也可以采用对红外辐射透明且对释放工艺中使用的蚀刻剂具有选择性的其他类型的衬垫。保护衬垫例如可以小于200nm。保护衬垫的任何其他厚度也是可以的。

电介质衬垫232可以设置在衬底上。电介质衬垫覆盖衬底，晶体管和限定下传感器腔顶部的介电层。例如，覆盖晶体管的电介质衬垫部分成为栅介质，覆盖下传感器腔处的保护衬垫部分用作附加保护层。电介质衬垫可以是氮化硅或氧化硅衬垫。其他类型的衬垫也是可以的。电介质衬垫例如可以是约20nm。电介质衬垫的任何其他厚度也是可以的。

mems结构250设置在介电层上的传感器区域中，该介电层限定下传感器腔的顶部。例如，mems结构可以设置在衬垫上，该衬垫作为限定下传感器腔顶部介电层的衬底。mems结构可以是传感器。在一个实施例中，mems结构是用作热电红外传感器或探测器的热电堆结构。其他类型的mems结构或传感器也可以设置在传感器区域中。

在一个实施例中，热电堆结构包括热电堆线结构。例如，热电堆线结构是用热电堆材料掺杂的多晶硅线结构。其他在高温下稳定的热电堆材料也可以用作热电堆线结构。例如，其他热电堆材料可以包括硅锗(sige)，氮化镓(gan)或诸如石墨烯，黑磷或硫化钼的2d材料。热电堆材料可以是掺杂热电堆材料。线结构的图案可以是蜿蜒的或曲折的。

在一个实施例中，热电堆线结构包括n个线单元，其中n≥1。例如，热电堆线结构可以包括1(n＝1)或更多(n>1)线单元。线单元包括掺杂有第一和第二热电堆掺杂剂的第一和第二线段。第一热电堆掺杂剂是第一极性型掺杂剂，而第二热电堆掺杂剂是第二极性型掺杂剂。第一和第二极性型掺杂剂是相反极性型掺杂剂。例如，第一极性类型是p型则第二极性类型是n型。第一段和第二段优选地具有大致对称的长度。例如，第一段和第二段具有大致相同的长度。这使得在各段之间产生大致对称的散热。在某些情况下，其中一段的长度可能是另一段的±20％。这使得各段之间的散热差异在可接受范围之内。线段的掺杂例如可以被集成到p型和n型晶体管的s/d掺杂工艺中。或者，可以采用单独的掺杂工艺来形成掺杂线段。

在线结构包括单个线单元的情况下，线单元的线段布置在线层上。例如，线单元的第一和第二线段布置在介电层上的同一线层上。

在一个实施例中，金属触点266耦合到第一和第二线段。金属触点可以设置在第一和第二线段的交界处。在一个实施例中，金属触点应该是高温触点。例如，触点可以维持后续的工艺温度。例如，高温金属触点可以是钛(ti)或铝(al)合金触点。其他类型的高温金属也可用于形成触点。第一热电堆端子设置在线结构的第一末端，第二热电堆端子设置在线结构的第二末端。该端子可能是线结构的一部分。

在线结构包括多线单元线结构(n>1)的情况下，多线单元结构的一个线单元是堆叠线单元。多线单元线结构的各线单元串联耦合。提供多个线单元以形成传感器从而提高传感器性能，而不会增加表面积。在一个实施例中，多线结构包括第一和第二堆叠线单元(n＝2)。为线结构提供其他数量的线单元也是可以的。例如，一个线结构可能有1-4(n＝1-4)个线单元。优选地，一个线结构具有2ⁿ个线单元，其中n＝0-2。其他数量的线单元也是可以的。

在一个实施例中，第一堆叠线单元和第二堆叠线单元在传感器区域内的介电层上彼此相邻设置。堆叠线单元包括设置在第一线层中的第一线段和设置在第二线层中的第二线段。第一和第二线层可以被介电层分开。例如，线单元的第二线段覆盖在线单元的第一线段上并且由线层间介电层分开。触点将第一线层中的第一线段连接到第二线层中的第二线段。

如上所述，第一和第二线单元串联耦合。例如，第一线单元的第二端子可以耦合到第二线单元的第一端子，而第一线单元的第一端子用作多线单元线结构的第一端子，第二线单元的第二端子用作多线单元线结构的第二端子。例如，具有2个线单元的线结构可以串联连接以形成n-p-n-p线结构。

多线单元线结构的线单元优选地具有相似的设计。例如，线结构具有相似线段长度相似的图案，这允许通过介电层到牺牲层相同的切割以实现更容易的释放工艺。线单元的其他配置也是可以的。

在其他实施例中，多个线结构可以被配置为形成线结构阵列。例如，该阵列可以是具有y行和z列的线结构，形成y×z阵列。每个线结构设置在限定下传感器腔顶部的介电层上。每条线结构对应一个像素。线结构可以具有单线单元或多线单元。例如，线结构可以具有n个线单元，其中n可以大于1或等于1。线结构阵列可以形成具有y×z像素的红外成像器。

对于多晶硅线结构，其可以用用于形成栅电极的多晶硅层之一来形成。例如，cmos工艺可以包括用于栅电极的栅电极层，并且栅电极层也可以用来充当多晶硅线结构。当cmos工艺包括多于一个多晶硅栅电极层时，可以优选地选择较薄的多晶硅栅电极层作为多晶硅线结构。在另一个实施例中，可以采用单独的层来充当线结构。当多个线结构堆叠时，不同的堆叠结构优选地具有相同的材料和厚度。提供具有不同厚度的线结构也是可以的。例如，可以通过改变厚度来调节电阻，并且由于灵敏度提高，可以用更薄的多晶硅线结构来改善热绝缘。附加的线结构层可以被包括在该工艺中以用作堆叠的线结构。

在线结构上提供吸收器层257。吸收器层例如被配置为吸收入射的红外辐射。在一个实施例中，吸收器层设置在线结构的中心部分上，热耦合到线结构的中心。吸收器层可以是氮化钛(tin)层。其他类型的吸收器层也是可以的。例如，吸收器层可以是镍铬(nicr)层或掺杂硅层。在一个实施例中，吸收器被配置为吸收大部分入射的红外辐射。例如，吸收器可以被配置为吸收具有8-14μm波长的大于85％入射红外辐射。任何其他配置也是可以的。在其他实施例中，吸收器被配置为吸收2-5μm波长的入射辐射。例如，使用干涉式吸收器的另一谐波。在一个实施例中，吸收器被配置为吸收具有2-5μm波长的大于50％的入射辐射。

在一个实施例中，传感器保护层259设置在吸收器层上。传感器保护层用于保护传感器免受随后的蚀刻工艺的影响。例如，保护层用于保护线路结构和吸收器层免受用于形成下传感器腔的蚀刻剂(例如xef2)的腐蚀。在一个实施例中，保护层是氧化硅层。可以采用对红外辐射透明且对用于形成下传感器腔的蚀刻剂有选择性的其他类型的层。

在一个实施例中，下传感器腔体具有被选择的深度，以便由反射器对红外辐射进行最佳反射。在一个实施例中，空腔的深度足以保证吸收器和反射器之间的1/4波长距离。例如，为了检测具有8-12μm波长的红外辐射，光学距离可以是大约2-3μm。其他距离也是可以的，具体取决于要检测的波长。例如，通过减小或增加光学距离，可分别检测具有更小或更大波长的红外辐射。光学距离被定义为红外辐射波具有经过几层的光路的距离。

在衬底上提供后段(beol)介电层270。例如，在cmos和传感器区域上提供beol介电层。beol介电层包括多个层间介电(ild)层271。ild层包括设置在金属介电层276下方的通孔介电层272。金属层包括金属线277，通孔层包括通孔触点273。金属线和通孔触点可以使用镶嵌技术形成，例如单镶嵌或双镶嵌工艺。在单镶嵌工艺的情况下，触点和金属线以不同的工艺形成。在双镶嵌工艺的情况下，金属线和触点以相同的工艺形成。

在一些实施例中，可以使用反应离子蚀刻(rie)工艺来形成金属线。例如，使用蚀刻掩模通过rie形成并图案化金属层以形成金属线。不同的ild层可以采用不同的工艺。例如，一个ild层可以使用单独的单镶嵌工艺来形成触点和金属线，另一个可以使用双镶嵌工艺来形成触点和金属线，而再一个可以使用单镶嵌工艺来形成触点，然后使用rie工艺形成金属线。

可以平坦化ild层以在cmos区域和mems区域之上形成平坦顶部表面。例如，在衬底上执行cmp。任何其他平坦化技术也是可以的，例如使用旋涂玻璃(sog)以填充间隙或平坦化衬底表面。结构上ild层的总厚度可以为100-400nm。提供结构上ild层的任何其他厚度以为后续标准cmos工艺限定通孔的深度也是可以的。

钝化层278设置在顶部金属层上方。钝化层可以是氮化硅层。其他类型的钝化层也是可以的。例如，钝化层可以是具有多个钝化层的钝化堆叠，诸如氧化硅和氮化硅层的组合。顶部ild层的顶部金属层用作焊盘层。键合开口279设置在钝化层中以暴露下面的键合焊盘。键合焊盘提供了对设备内部组件的外部访问。例如，可以通过键合焊盘提供输入，输出和功率信号。在设备的外围提供键合焊盘。如图所示，键合焊盘设置在设备的一侧，即传感器区域的相对侧。键合焊盘也可以设置在设备的一个或多个其他侧。

如图所示，beol介电层包括3个ild层，其包括金属层m1，m2和m3。金属层m1是底部金属层，金属层m3是顶部金属层。其他数量的ild层也是可以的。ild层的数量可能取决于所采用的cmos工艺。通常，使用单镶嵌工艺来形成第一ild层的第一触点层。例如，触点被形成为耦合到组件的各个端子。触点可以连接到晶体管的s/d区域，阱触点和传感器的端子。第一ild层的第一金属层可采用单镶嵌或rie工艺。第二层可能由双镶嵌工艺形成。顶部触点层可以通过单镶嵌工艺形成，顶部金属层可以通过rie工艺形成。使用其他工艺形成不同ild层也是可以的。如图所示，移除传感器区域中的beol介电材料以暴露传感器。例如，移除传感器上的beol电介质以形成上传感器或beol腔264。

在一个实施例中，beol腔包括锥形阶梯形状。如图所示，锥形阶梯形状从顶部向内至底部逐渐变细，导致beol开口的顶部大于beol开口的底部。可以使用具有图案化金属线的各个金属层来形成阶梯式腔的形状，该图案化金属线用作蚀刻掩模来限定beol腔的形状。另外，金属层之一也可以用作蚀刻工艺的蚀刻掩模，以从膜释放线结构。用作线结构释放蚀刻掩模的金属层可以是m1。其他金属层也是可以的。例如，在使用m1来形成线结构的金属触点的情况下，可以采用m2来释放蚀刻掩模。在蚀刻工艺之后，去除用作释放蚀刻掩模的金属层的部分。

帽290设置在衬底上，以封装cmos和传感器区域。帽设置在键合焊盘内的设备的外围。例如，键合焊盘设置在封装的cmos和传感器区域的外部。这使得可以访问键合焊盘。帽包括上帽部分和下帽部分。帽的各部分可以被整合。例如，帽各部分由单个帽材料形成。如图所示，帽侧面的上部和下部对齐。或者，上部可能突出于键合焊盘上方，导致键合焊盘侧的帽的上部和下部不对齐。帽的其他构造也是可以的。

帽空腔265设置在帽的下部并且位于cmos区域和具有上空腔264的传感器区域之上。帽空腔和上部传感器空腔可以统称为帽腔。在一个实施例中，帽腔是真空。帽由对红外辐射透明的材料形成。例如，帽能够将红外辐射传输到传感器。帽可以是硅(si)帽。其他类型的材料例如锗(ge)，硅锗(sige)或硫化锌(zns)也可用于形成帽。可以传输红外辐射其他类型的材料也可以用来形成帽。

在一个实施例中，帽包括抗反射区291。抗反射区促进红外辐射穿过帽进行传输。在一个实施例中，抗反射区包括在帽的内(底)表面上的底部光栅292和在帽的外(顶)表面上的顶部光栅294。光栅可以具有蛾眼光栅图案或结构以促进红外辐射的传输。光栅可以具有促进红外辐射传输的其他图案。光栅可以通过蚀刻帽的表面而形成。

在另一个实施例中，抗反射区包括设置在帽的正面和背面上的抗反射涂层。具有不同反射率的材料可以交替地沉积在抗反射区的表面上。例如，用于抗反射涂层的材料可以是硫化锌或锗(ge)。用于抗反射涂层的任何其他材料和沉积技术也是可以的。抗反射涂层可以沉积在帽的表面上并且被图案化以保留在抗反射区中。

在一个实施例中，吸气剂296设置在帽的内表面上。吸气剂吸收封装装置内的潮气和释气。例如，吸气剂可以是锆(zr)合金，钛(ti)，镍(ni)，铝(al)，钡(ba)或镁(mg)。其他类型的吸气剂材料如包括铈(ce)或镧(la)等的稀土元素也是可以的。吸气剂有助于保持腔体内真空的完整性，提高可靠性。

在一个实施例中，采用密封环288来促进帽与基底的结合。密封环例如包括帽密封环289b和基底密封环289a。帽和基底密封环相配合，从而使帽与基底结合。在一个实施例中，密封环可以是金属或金属合金。密封环可以是金基密封环，例如金，金-锡或其组合。密封环的其他材料和结构也是可以的。在一个实施例中，密封环通过热压结合。通过形成热压缩结合或共晶结合将帽结合到衬底的其他技术也可能是有用的。

帽可以是被加工形成多个帽的帽晶片的一部分。帽晶片可以结合到具有多个设备的晶片上。例如，晶片层真空包装将帽结合到设备上。切割帽晶片和设备晶片以将设备分离成单个的真空封装设备。

图3a示出了mems结构250实施例的简化俯视图，图3b示出了沿a-a'，b-b'和c-c'的mems结构的各种横截面视图。俯视图不包括保护层359。mems结构是线结构。线结构是用作热电红外传感器或探测器的热电堆。线结构设置在限定下传感器腔体顶部的膜或介电层上。在一个实施例中，线结构包括具有蜿蜒形状并占据膜表面的单线单元(n＝1)。

在一个实施例中，线路单元包括多晶硅。其他类型的线路单元也是可以的。例如，可以采用在高温下稳定的热电堆材料来形成线结构。例如，这样的材料可以包括sige，gan和2d材料(如石墨烯，黑磷或硫化钼)。

线单元包括第一和第二线段320和340。第一末端351是第一线段的一部分，第二末端352是第二线段的一部分。第一线结构端子354设置在第一末端，第二线结构端子356设置在第二末端。例如，端子是线结构的线单元的一部分。端子用作mems结构或传感器的端子。

在一个实施例中，第一线段掺杂有第一极性类型的掺杂剂，第二线段掺杂有第二极性类型的掺杂剂。例如，第一线段重掺杂第一极性类型掺杂剂，第二线段重掺杂第二极性类型掺杂剂。第一极性类型可以是p型，第二极性类型可以是n型。提供n型的第一极性类型和p型的第二极性类型也是可以的。掺杂可以被集成到形成s/d区域和阱触点的注入物中。与形成s/d区域和阱触点的注入物分开地掺杂线段也是可以的。

线结构可以使用掩模和蚀刻技术来图案化。例如，在线结构层上设置光刻胶。光刻胶可以通过掩模板由曝光源曝光，该掩模板包含线结构的期望图案。显影后，掩模板的图案被转移到光刻胶上以形成蚀刻掩模。使用蚀刻掩模以采用蚀刻来图案化线结构层以形成线结构。蚀刻掩模例如可以是光刻胶掩模。蚀刻例如是各向异性蚀刻，例如反应离子蚀刻(rie)。其他蚀刻工艺也是可以的。在一个实施例中，蚀刻形成具有第一和第二线段的线结构。或者，线结构例如可以是具有第一和第二段的非连续线结构。第一和第二段可以通过金属触点电连接。如果线结构集成到栅电极层中，则可以使用用于图案化栅极的掩模来图案化线结构。或者，可以使用单独的掩模和蚀刻工艺来图案化栅极和线结构。

如图所示，线段是彼此的镜像。这使得线段具有大致相同的长度。通过为线段提供曲折设计，可以实现传感器区域的有效使用，同时产生具有期望电阻的线结构。例如，线结构的电阻约为5-50kω。其他阻值也是可以的。

可以使用单独的注入物掺杂第一和第二线段。例如，使用第一注入掩模的第一注入被用于掺杂第一线段，使用第二注入掩模的第二注入被用于掺杂第二线段。在将线段的掺杂集成到s/d注入物中的情况下，注入掩模可以是那些用于p型和n型s/d注入物的掩模。

线介电层358覆盖线结构，填充间隙。线介电层为热电堆膜提供机械支撑。线介电层可以是自平坦化介电层，例如旋涂玻璃(sog)。其他类型的自平坦化介电材料也是可以的。介电层可以具有在线路结构顶部上方约100-400nm的顶表面。在线结构顶部提供具有其他厚度的介电层也是可以的。

触点366用于电耦合第一和第二段。触点例如是金属触点，例如钛(ti)或铝(al)。其他类型的触点也是可以的。为了形成触点，在介电层中形成触点开口，以在第一和第二段的接合处附近暴露线结构。在衬底上形成并图案化金属层，使得触点耦合第一段和第二段。例如，金属层可以是通过溅射或电镀形成的钛(ti)或铝(al)。其他类型的金属层或形成技术也是可以的。在其他实施例中，触点可以通过镶嵌技术形成。例如，在介电层中形成通孔开口。形成导电层以填充通孔开口并覆盖介电层。执行诸如cmp的平坦化工艺以在通孔开口中形成金属触点，从而连接线结构的第一和第二段。

在基板上形成吸收器层357，覆盖介电层。吸收器层可以使用蚀刻和掩模工艺来图案化。图案化的吸收器层用作线结构上方的吸收器。在一个实施例中，图案化吸收器层，覆盖线结构的中心部分和触点，使腿部分暴露在中心部分之外。吸收器层例如吸收红外辐射。吸收器层可以是tin或nicr层。吸收器层例如可以通过溅射形成。其他类型的吸收器层也是可以的。在一个实施例中，吸收器被配置成吸收大部分红外辐射。例如，吸收器可以被配置成吸收具有8-14μm波长的大于85％的红外辐射。吸收其他波长是可以的。如图所示，吸收器层设置在触点上方。吸收器用作热电堆的热接点。未被吸收器覆盖的线结构的腿部分用作热电堆的冷接点。

可以提供保护层359。例如，保护层覆盖mems结构。保护层保护mems结构免受后续处理。例如，保护层是通过cvd形成的氧化硅层。其他类型的保护层也是可以的。保护层可以是金属层和金属触点之间的介电层。例如，保护层可以是m1(触点)和m2之间的介电层。其他配置的金属层和保护层也是可以的。

在一个实施例中，保护层形成beol介电层的第一ild层的第一通孔层的上部。图案化形成腔体顶部的保护层，线介电层和膜以形成开口355，使得腿与线结构的中心部分分开。开口提供通向腔体的通道。这样可以去除腔体中的牺牲填充物，释放线结构。在一个实施例中，可以图案化beol电介质中的金属层之一以用作线结构释放蚀刻掩模，该蚀刻掩模用于图案化各个层以形成开口355释放线结构。例如，金属层可以是m1或m2。其他金属层也可以用作释放蚀刻工艺的蚀刻掩模。

图3c示出mems结构250另一个实施例的俯视图，图3d示出基于图3c的mems结构俯视图的mems结构截面图。横截面图沿a-a'，b-b'和c-c'。mems结构是形成热电堆的线结构，该线结构用作热电红外传感器。俯视图不包括保护线结构的保护层。线结构与图3a-3b中所描述的相似。可能不会描述或详细描述共同元素。线结构设置在构成腔的膜上。

与图3a-3b相比，线结构具有更多的曲折或弯曲以增加占据膜表面的片段的长度。这使得线结构的电阻增加。增加线段长度或调整段长度以获得所需电阻的其他设计也是可以的。

在一个实施例中，mems结构是具有n个串联线单元以形成热电红外传感器的多线单元线结构。如图所示，mems结构包括第一和第二线单元2501和2502(例如，n＝2)。为多线单元线结构提供其他数量的线单元也是可以的。例如，多线单元线结构可能有2-4(n＝2-4)个线单元。优选地，多线单元线结构具有n²个线单元。优选地，n等于1-2。其他数量的线单元也是可以的。

如上所述，所示的线结构包括第一和第二线单元(n²，其中n＝1)。在一个实施例中，多线单元线结构的线单元是堆叠线单元。第一和第二堆叠线单元可以在传感器区域内的介电层上彼此相邻设置。如图所示，传感器区域的中心用作第一和第二线单元2501和2502的第一和第二触点3661和3662的触点区域。触点区域处的线单元被介电层3581-2分开。

堆叠线单元包括设置在第一线层336中的第一段(3201或3202)和设置在第二线层337中的第二线段(3401或3402)。第一和第二线层可以被第一介电层3581分开。例如，第二线层中的线单元的第二线段覆盖在第一线层中线单元的第一线段上。线单元的第一和第二线段由第一线层间介电层3581分开。线段的间隙由第一和第二线层间介电层3581-2填充。

触点(3661或3662)将第一线层中的第一线段连接到第二线层中的第二线段。在第一和第二层间介电层中形成第一和第二触点。例如，触点设置在触点通孔中。例如，线单元的触点通孔可以与第一和第二线段重叠，从而暴露它们。诸如ti或al之类的触点形成触点通孔的衬垫，从而连接暴露的第一和第二线段。

在一个实施例中，线单元的第一线段被掺杂有第一极性类型的掺杂剂，线单元的第二线段被掺杂有第二极性类型的掺杂剂。例如，第一层中的线单元的第一段用第一极性类型的掺杂剂掺杂，第二层中线单元的第二段用第二极性类型的掺杂剂掺杂。第一极性类型可以是n型并且第二极性类型可以是p型。掺杂线段的其他设置也是可以的。

如图所示，第一线单元具有第一和第二末端3511和3521，其位于相对于第二线单元的第一和第二末端3512和3522在传感器区的对角相对的角处。每个线单元均从传感器区域的相对对角朝向触点区域弯曲。线单元的其他配置或弯曲模式也是可以的。例如，第一堆叠线单元可以占据传感器区域的大约一半，第二堆叠线单元可以占据传感器区域的大约另一半。

第一和第二吸收器层3571和3572设置在第二线介电层3582的衬底上。如图所示，这些吸收器层覆盖传感器区域的中心部分，包括第一和第二触点的触点区域。例如，第一吸收器覆盖传感器区域的中心部分和第一线单元的第一触点区域，并且第二吸收器覆盖传感器区域的中心部分和第二触点区域。第一和第二吸收器层因为是导电的，所以是不同的吸收器层。

吸收器层例如吸收红外辐射。吸收器层可以是tin或nicr层。其他类型的吸收器层也是可以的。在一个实施例中，吸收器被构造成吸收大部分红外辐射。例如，吸收器可以构造成吸收具有8-14μm波长的大于85％的红外辐射。吸收其他波长也是可以的。如图所示，吸收器层设置在触点上方。吸收器用作热电堆的热接点。未被吸收器覆盖的线结构的腿部分用作热电堆的冷接点。

用于形成堆叠线结构的工艺可以包括例如在衬底上形成第一线段层，包括在腔体上方的传感器膜介电层上方的传感器区域中形成。在一个实施例中，通过cvd在衬底上形成多晶硅层。图案化第一线段层以形成第一和第二线单元不同的第一线段3201和3202。可以使用掩模和蚀刻技术(例如抗蚀剂掩模和rie)来实现图案化。第一段可以掺杂第一极性类型的掺杂剂，例如n型掺杂剂。掺杂该段可以通过使用注入掩模选择性地注入第一极性类型的掺杂剂来实现。可以在衬底上形成第一层间线介电层3581。第一层间介电层形成线段和传感器膜层表面的衬垫。例如，第一层间介电层形成线段的衬垫但没有填充它们之间的间隙。第一层间介电层可以是通过cvd形成的氧化硅层。提供sog介电层也是可以的。

通过cvd在第一层间线介电层上形成第二线段层(例如多晶硅)并且使用掩模和蚀刻技术将其图案化以形成第一和第二线单元不同的第二线段3401和3402。例如，第二线段覆盖第一线段并且被第一层间线介电层分开。第二线段掺杂有第二极性类型的掺杂剂，例如p型掺杂剂。可以通过使用注入掩模注入第二极性类型的掺杂剂来掺杂第二线段。

在衬底上形成第二层间线介质衬垫3582。在一个实施例中，第二层间线介电层可以是sog层，填充间隙并在第二线段上方形成平坦顶表面。在触点区域的层间介电层中形成第一和第二触点通孔。第一触点通孔暴露第一线单元的第一和第二段，第二触点通孔暴露第二线单元的第一和第二段。可以通过掩模和蚀刻技术形成触点通孔。在衬底上沉积诸如ti或al的触点层。其他类型的金属触点层也是可以的。例如，触点层可以通过溅射被沉积，并形成第二层间线介电质层和触点通孔的衬垫。在一个实施例中，触点层形成触点通孔的衬垫而不填充它们。通过掩模和蚀刻技术图案化触点层以形成第一和第二线单元的第一和第二触点3661和3662。在其他实施例中，可以形成金属触点，从而填充通孔开口。可以执行诸如cmp的抛光工艺以去除多余的金属材料，并在触点通孔中留下触点。

在衬底上形成吸收器层，以覆盖第二层间线介电层和触点。吸收器层例如是通过溅射形成的导电层。使用掩模和蚀刻技术图案化吸收器层以在传感器区域的中心部分形成不同的第一和第二吸收器层3571和3572。在触点形成通孔的衬垫而不填充它们的情况下，吸收器层可用于填充触点上的触点通孔。

可以提供保护层359。保护层例如覆盖mems结构。保护层保护mems结构免受后续处理。例如，保护层是通过cvd形成的氧化硅层。其他类型的保护层也是可以的。

形成腔体顶部的保护层，线介电层和膜被图案化以形成开口355，从而将腿与线结构的中心部分分开。例如，执行图案化工艺以释放线结构的线单元。开口形成通向腔体的通路。这样可以去除腔体中的牺牲填充物，释放线结构。在一个实施例中，图案化工艺的掩模可以由beol电介质的金属层提供。例如，掩模可以由beol电介质的m1或m2提供。在其他实施例中，掩模可以是图案化的抗蚀剂掩模。

如上所述，第一线单元2501和第二线单元2502串联耦合。在一个实施例中，第一线单元的第二末端3521耦合到第二线单元的第一末端3512。线单元中的串联连接可通过层间线介电层中的通孔触点来实现，该通孔触点耦合到第一线单元的第二末端和第二线单元的第一末端。金属线可以设置在beol介质层中，例如m1中，以连接通孔触点。线单元串联连接的其他配置也是可以的。

如上所述，线单元的线段被设置在相同的线层并掺杂有相同的掺杂剂类型。这允许使用单个注入工艺(例如，使用单个注入掩模的相同注入工艺)来掺杂线单元的线段。在另外的实施例中，相同线层中线单元的线段可以掺杂有相反极性类型的掺杂剂。在这种情况下，使用单独的注入工艺来掺杂线段(例如，使用不同注入掩模的不同注入工艺)。因此，提供具有相同线层中相同掺杂类型的线单元的线段减少了使用额外的注入掩模的需要。线单元的其他线段配置也是可以的。

如上所述，mems结构包括堆叠和串联耦合的2个线结构。堆叠串联耦合的其他数量的线结构也是可以的。优选地，堆叠的线结构具有相似的设计。但是，可以理解的是，这不是必需的。另外，线结构可以具有除了图3a-3d中描述的布局之外的布局。

图3e示出了传感器阵列304。传感器阵列包括多个传感器单元310。传感器单元包括耦合到mems结构(例如线结构或如图3a-3d中所描述的结构)的开关。共同元件可能不会被描述或详细描述。

传感器单元被配置为形成具有y行和z列的阵列。传感器单元对应于传感器阵列的像素。传感器单元在行方向上由行线(rlm)耦合，在列方向上由列线(cln)耦合。传感器单元可以对应于像素。此外，公共线(coms)也用于耦合每列中的传感器单元。例如，每列传感器耦合到相应的com(例如，com1，com2或com3)。如图所示，该阵列包括2×3阵列(y＝2，z＝3)。例如，传感器单元排列成2行(rl1和rl2)和3列(cl1，cl2和cl3)。其他大小的阵列也是可以的。例如，传感器阵列可以是32×32或80×62阵列。

传感器阵列的像素可以包括在衬底上以矩阵布置的多个传感器。例如，每个像素可以包括传感器区域和cmos开关或连接区域。例如，传感器区域设置在衬底的传感器阵列区域中。例如，传感器阵列区域包括对应于传感器像素的多个传感器区域。

在一个实施例中，传感器单元mems结构的第一端子耦合到开关，而第二端子耦合到公共线(com)。如图所示，传感器单元的每列耦合到相应的com(例如，com1，com2和com3)。开关可以是具有第一和第二s/d端子以及栅极或控制端子的晶体管。例如，开关的第一s/d端子耦合到mems结构的第一端子，第二s/d端子耦合到cl。rl耦合到开关的栅极或控制端子。在一个实施例中，传感器单元的n型端子耦合到com，并且传感器单元的p型端子耦合到cl。将传感器单元耦合到cl和com的其他配置也是可以的。可以使用rl来选择一行传感器单元。激活一cl以选择一列传感器单元。所选单元是所选rl和所选cl的交叉点。cmos组件和传感器像素之间的互连可以通过beol介质的ild层来实现。

在一个实施例中，传感器阵列被配置为读出一行传感器单元或像素。例如，一次读出阵列像素的一行。在一个实施例中，选择阵列的一rl，即选择一行像素。随后选择cl，使得所选的rl像素被读出。在一个实施例中，阵列被配置为一次读出一行像素，从第一行开始到最后一行。读出的信息存储在存储器中。一旦所有像素被读出或所有行被扫描完毕，就会产生成像器的一个图像或一帧。例如，可以重建从像素读出并存储在存储器中的信息以形成图像。

在图3e的2×3阵列的情况下，扫描像素以形成图像可以包括选择rl1(第一行)以选择耦合到rl1的像素。在选择rl1之后，选择cl1，cl2和cl3，使得耦合到rl1的像素被读出。耦合到rl1的像素信息被存储在存储器中。选择下一行或第二行rl2以选择rl2的像素。在选择rl2之后，选择cl1，cl2和cl3，使得耦合到rl2的像素被读出。耦合到rl2的像素信息被存储在存储器中。由于rl2是阵列的最后一行，所以像素的信息被重建以形成成像器的一个图像或一帧。通过重复感测，读出和重建过程可以收集许多帧。例如，图像或帧取决于时间。

可以采用选择逻辑和输出逻辑组件来选择用于输出包含信息的单元。逻辑组件可以是cmos晶体管或设备cmos区域中的组件。可以包括其他逻辑组件，包括存储器和重建逻辑组件，以存储和重建信息以形成一个或多个图像。在一个实施例中，存储器和重建逻辑组件可以是片外逻辑。这些逻辑组件作为片上逻辑组件或片上或片外组件的组合也是可以的。

图4a-4l示出了用于形成设备400的过程的实施例的横截面图。该设备例如与图2和图3a-3e中描述的类似。共同元件可能不会被描述或详细描述。

参考图4a，提供衬底401。衬底例如可以是半导体衬底，例如硅衬底。其他类型的衬底或晶片也是可以的。例如，衬底可以是硅锗，锗，砷化镓，或绝缘体上晶体(coi)，例如绝缘体上硅(soi)衬底。衬底可以是掺杂衬底。例如，衬底可以用p型掺杂剂轻度掺杂。提供具有其他类型的掺杂剂或掺杂剂浓度的衬底以及未掺杂的衬底也是可以的。

如图所示，用第一和第二设备区域404和406制备衬底。第一区域是cmos区域，而第二区域是传感器。cmos区域被配置为包括cmos组件，并且该区域被配置为包括诸如传感器的mems组件。在一个实施例中，在衬底的传感器区域中形成下传感器腔460。可以使用掩模蚀刻衬底来形成下传感器腔。在一个实施例中，掩模可以是具有对应于下传感器腔开口的图案化光刻胶掩模。或者，掩模可以是硬掩模，诸如氧化硅或氮化硅或ild层中的金属线，其用光刻胶掩模图案化以包括对应于下传感器腔的开口。使用诸如反应离子蚀刻(rie)的各向异性蚀刻蚀刻衬底以形成下传感器腔。

如图4b所示，在下传感器腔体的底部形成反射器441。在一个实施例中，反射器是形成在下传感器腔底部处的金属硅化物层。金属硅化物反射器可以是硅化钛(tisix)，硅化钨(wsix)或硅化铝(alsix)反射器。其他类型的金属硅化物反射器也是可以的。

为了形成反射器，在衬底上形成导电金属层。导电金属层可以作为衬底表面和下传感器腔底部的衬垫。在一个实施例中，用于形成衬底的掩模得以保留。如此，导电金属层覆盖衬底表面上的掩模。在使用光刻胶掩模的情况下，在沉积导电金属层之后将其去除。这去除了掩模上的导电金属层，留下覆盖下传感器腔底部的一部分导电金属层。执行退火，引起空腔底部的导电金属和硅衬底之间的反应以形成金属硅化物层。在使用硬掩模的情况下，衬底上的金属层不被去除。硬掩模防止与衬底之间的反应。退火后去除未反应的金属和硬掩模。使用第一湿法蚀刻可以去除未反应的金属和硬掩模。

替代类型的反射器也可以在下传感器腔底部形成。在另一个实施例中，反射器在腔体底部的掺杂区域内。例如，可以使用形成下传感器腔的掩模来使用注入物。注入物注入反射器掺杂剂以在下传感器腔底部形成反射器。反射器掺杂剂可以是n型或p型。为了以期望的反射程度来反射红外辐射，进行了反射器的掺杂剂浓度的选择。例如，掺杂反射器层的掺杂剂浓度可以是约10²¹掺杂剂/cm³。掺杂区表面的导电性质归因于施加的高浓度掺杂剂，由此能够反射入射的红外辐射。在注入掺杂剂之后，去除注入掩模。

在其他实施例中，反射器可以是非导电反射器，诸如光子晶体反射器。例如，通过蚀刻下传感器腔的表面来形成光子晶体层。光子晶体层可以包括被配置为反射入射红外辐射的光栅图案。例如，可以从光子晶体层的表面蚀刻不同深度的不同光栅图案来调整反射的红外辐射的波长和性质。光子晶体层可以包括被配置为反射入射辐射的光栅图案。形成其他类型的反射器也是可以的。

参照图4c，在形成反射器之后，在衬底上形成反射器保护衬垫444。例如，保护衬垫用于保护反射器免受诸如xef2之类的蚀刻剂的影响，该蚀刻剂在释放工艺中形成下传感器腔，但是在cmos区域处被构造和蚀刻掉。保护衬垫可以是氧化硅衬垫。其他类型的保护衬垫也可以使用。保护衬垫可以通过例如化学气相沉积(cvd)形成。保护衬垫形成衬底以及下传感器腔体侧面和底部的衬垫，从而覆盖反射器。

在衬底上形成牺牲层460。牺牲层覆盖衬底并填充下传感器腔。在一个实施例中，牺牲层是多晶硅层。其他类型的牺牲材料也可以用于牺牲层。牺牲层可以通过cvd形成。去除衬底上的多余牺牲材料。例如，使用抛光如化学机械抛光(cmp)去除多余的牺牲材料。在一个实施例中，使用cmp去除多余的牺牲材料以及覆盖衬底表面的保护衬垫。使用cmp在衬底上形成平坦顶表面并且在腔内形成牺牲层。使用任何其他的抛光技术也是可以的。例如，不使用cmp的制造将需要执行结构化和各向同性的背蚀刻工艺以平坦化表面，该表面可以依赖于rie或深入的rie背蚀刻。

在衬底上形成介电层443。电介质可以是氧化硅层。也可以形成其他类型的介电层。图案化介电层，使其保留在具有牺牲填充物的下传感器腔上。介电层在处理cmos区域时保护传感器区域。介电层限定下传感器腔的顶部并且用作传感器区域中传感器的膜。介电层可以通过cvd形成并使用掩模和蚀刻工艺图案化。

参照图4d，处理cmos区域。例如，在衬底上执行前道工序(feol)。处理衬底的cmos区域以包括第一和第二晶体管区域420a和420b。在一个实施例中，在第一和第二晶体管区域中形成第一和第二晶体管阱421。第一晶体管阱可以是用于n型mos晶体管的p型阱，第二晶体管阱可以是用于p型mos晶体管的n型阱。例如，可以使用注入掩模通过离子注入形成阱。注入掩模可以是被图案化以提供用于注入区域开口的光刻胶注入掩模。采用单独的注入工艺来形成p型和n型阱。

如图所示，在衬底上形成隔离区域480以隔离衬底的不同区域。例如，隔离区域也可以被提供用于阱触点区域。隔离区域例如是场氧化物(fox)隔离区域。可以通过使用氮化物掩模对衬底进行选择性热氧化来形成fox区域。其他类型的隔离区域也是可以的。例如，隔离区域可以是浅沟槽隔离(sti)区域。sti区域是在衬底中形成的沟槽，并填充有介电材料，例如氧化硅。sti区域可以具有通过cmp产生的与衬底共面的顶表面。在一个实施例中，在注入掺杂剂之前形成sti区域，如此便不会因掺杂硅而影响它们的形成。

在衬底上形成栅极层。在一个实施例中，栅极层包括栅介电层和栅电极层。栅介电层可以是热氧化物层，而栅电极层可以是多晶硅层。栅电极层可以通过cvd形成。例如，栅电极层覆盖cmos和传感器区域中的衬底。图案化栅电极层以在晶体管区域中形成栅极430。可以使用掩模和蚀刻技术来实现对栅电极层的图案化。例如，使用图案化的抗蚀剂掩模通过rie对栅电极层进行图案化。栅极包括栅介质432上的栅电极434。

在一个实施例中，图案化栅电极层以形成晶体管区域中的栅极和传感器区域中的mems结构450。mems结构可以是传感器。mems结构可以是用作热电传感器的热电堆结构。其他类型的mems结构也是可以的。在一个实施例中，如传感器区域的俯视图所示，mems结构包括线结构450。线结构可以与图3a-3b中所描述的相似。例如，线结构包括具有第一端子454和第二端子456的第一和第二线段420和440。其他形状的线结构也是可以的。mems结构的横截面图是简化的视图，可能不反映俯视图。

在另外的实施例中，mems结构由单独的工艺形成。例如，mems结构可以在形成栅极之后形成。在这种情况下，mems结构层在衬底上形成并被图案化以形成线结构。mems结构层可以是多晶硅。其他类型的mems结构层也是有用的。例如，mems结构层可以是硅锗(sige)，氮化镓(gan)或诸如石墨烯，黑磷或硫化钼的2d材料。

在使用单独的工艺来形成mems结构的情况下，cmos区域可以由硬掩模层保护。例如，硬掩模层可以是介电层，诸如氧化硅或氮化硅层。可以图案化硬掩模层以暴露传感器区域，从而保护cmos区域。硬掩模层可以用作蚀刻停止层。其他类型的硬掩模层也是可以的。硬掩模层使得mems结构层能够在传感器区域中被图案化，同时保护cmos区域。在形成mems结构之后，可以去除蚀刻停止层。

源极/漏极(s/d)区域422和424与栅极相邻形成。s/d区域是重掺杂区域。例如，第一晶体管包括重掺杂的n型s/d区域，第二晶体管包括p型s/d区域。s/d区域可以具有轻度掺杂的延伸区域。可在栅极的侧壁上形成介电侧壁间隔物438以促进轻掺杂延伸区域的形成。

在一个实施例中，形成与栅极相邻的轻掺杂延伸区域。形成与p型晶体管的栅极相邻的p型轻掺杂延伸区域，形成与n型晶体管的栅极相邻的n型轻掺杂延伸区域。可以采用单独的注入物以使用注入掩模(例如光刻胶掩模)形成不同类型的轻度掺杂延伸区域。

在形成延伸区域之后，在衬底上形成间隔物介电层。间隔物介电层可以是氧化硅层。其他类型的间隔物介电层也是可以的。执行各向异性蚀刻，去除间隔物介电层的水平部分，从而在栅极侧壁上形成间隔物。在p型晶体管栅极的相邻处形成p型s/d区域，在n型晶体管栅极的相邻处形成n型s/d区域。可以使用单独的注入物以使用注入掩模(例如光刻胶掩模)形成不同类型的s/d区域。

在一个实施例中，用于形成s/d区域的注入物也用来形成线结构的掺杂段。例如，形成p型s/d区域的p型注入也用于形成线结构的p型段，形成n型s/d区域的n型注入也用于形成线结构的n型段。使用与形成s/d区域的注入物不同的注入物来形成线结构的掺杂段也是可以的。

在其他实施例中，可以在传感器区域中形成堆叠的线单元，如前面图3c-d所述。形成堆叠的线单元可以与形成cmos组件的工艺(cmos工艺)分开。形成堆叠的线单元部分或完全结合cmos工艺也是可以的。例如，这可能取决于所采用的cmos工艺。形成cmos组件和mems结构的其他配置也是可以的。

可以在衬底上形成金属硅化物触点。例如，可以在s/d区域，栅极和阱触点上形成金属硅化物触点。诸如ti，w或al的金属层可沉积在衬底上并退火以引起金属与硅之间的反应从而形成金属硅化物触点。通过例如湿法蚀刻去除未反应的金属，从而形成金属硅化物触点。

在图4e中，在衬底上形成第一介电层458。在一个实施例中，介电层覆盖cmos和传感器区域。例如，介电层覆盖晶体管和mems结构。介电层用作第一ild层的第一通孔或触点层的一部分。介电层可以是通过cvd形成的氧化硅。其他类型的介电层也是可以的。执行诸如cmp的抛光工艺以产生介电层的平坦顶表面。平坦顶表面位于传感器和晶体管的上方。使用诸如旋涂玻璃(sog)的任何其他平坦化技术以填充间隙或平坦化衬底表面也是可以的。

参照图4f，形成热电耦触点466以连接线结构的第一和第二段。例如，触点形成热耦合器，耦合传感器的线段，如传感器区域俯视图的横截面图所示。形成触点可以包括在介电层中形成通孔开口。通孔开口暴露第一和第二线段。在衬底上沉积金属触点层。金属触点层例如可以是钛(ti)或铝(al)。图案化金属层以形成接触。如图所示，触点作为通孔开口的衬底并覆盖与通孔开口相邻的介电层顶表面的一部分。

在图4g中，在衬底上形成吸收器层。吸收器层覆盖介电层和热耦合器。在一个实施例中，吸收器层是tin或nicr吸收器层。其他类型的吸收器层也是可以的。吸收器层可以通过例如溅射形成。吸收器层可以使用其他技术形成。在一个实施例中，例如，调整吸收器的厚度以形成具有约377ohm/sq薄层电阻的层。提供吸收器的任何其他厚度和薄层电阻也是可以的。图案化吸收器层以在传感器区域中的热电堆结构上形成吸收器457。图案化吸收器可以通过掩模和蚀刻技术来实现。

在衬底上方形成第二介电层459，该介电层覆盖吸收器和第一介电层458。第二介电层例如是通过cvd形成的氧化硅。第二介电层459用作beol电介质的第一ild层的第一通孔层的上部。

如上所述，形成单线结构。该过程可用于形成堆叠的多线结构并串联耦接以形成堆叠线结构，如图3d所示。例如，可以执行额外的线结构层，掺杂，介电层和掺杂剂注入。另外，如图3e所示，可以形成线结构或堆叠线结构的阵列以形成传感器阵列。形成其他类型的mems结构也是可以的。

该过程继续执行后段线(beol)工艺。如图所示，在图4h中，beol工艺包括在第一和第二介电层458和459中形成触点473。第一和第二介电层例如用作beol介电层的第一介电层的第一介电通孔层。将触点耦合到cmos和传感器区域的各个端子。例如，将触点耦合到s/d区域，栅极和阱触点。另外，如横截面图和俯视图所示，提供用于mems结构或传感器端子的触点473。触点可以是钨触点。其他类型的触点也是可以的。例如，触点由单镶嵌技术形成。单镶嵌技术包括形成通孔，用触点层填充通孔，抛光(例如cmp)以去除多余的触点材料。使用其他技术形成触点也是可以的。

在图4i中，继续beol工艺。在一个实施例中，形成具有ild层的beol电介质470。例如，形成第一ild层的第一金属层476以及附加的ild层。如上所述，通孔层包括通孔触点，金属层包括金属线。金属线和通孔形成设备的互连。如图所示，beol电介质包括3个ild层。可以为beol电介质提供其他数量的ild层。在最上面的金属或焊盘层形成钝化层478。钝化层例如是氮化硅。在一些实施例中，钝化层可以是具有多个钝化层的钝化堆叠。例如，钝化叠层可以包括氧化硅和氮化硅层。其他类型的钝化层也是可以的。钝化层可以通过cvd形成。

第一金属层476中金属线477的图案也被配置为限定传感器区域的热电堆区域450中热电堆结构的几何形状。热电堆区域排除线结构或热电堆结构的端子部分。在一个实施例中，如俯视图所示，热电堆区域中的金属线图案477保护热电堆区域的中心部分485以及热电堆区域侧面上的线结构486。在侧面的线结构与中心部分之间的金属线图案中提供间隙487。对于上部金属线层中的金属线，它们被配置为形成传感器上方的上传感器腔的轮廓。例如，金属用作用于图案化beol电介质的电介质材料的蚀刻停止层。

参照图4j，图案化beol电介质以在传感器上方形成上传感器腔体464。在一个实施例中，在beol电介质上形成蚀刻掩模469，例如光刻胶层。将光刻胶层图案化以形成暴露传感器区域的开口。执行rie以蚀刻beol介电层。蚀刻对金属层的金属是有选择性的。蚀刻去除由蚀刻掩模暴露或不受保护的电介质材料的部分，从而形成上传感器腔。如上所述，不同层的金属线被配置为形成上腔的轮廓以及热电堆几何结构。如图所示，腔体包括从顶部到底部渐缩的阶梯形轮廓。其他类型的腔体轮廓也是可以的。由于第一金属层中的金属线477的图案，如横截面图和俯视图所示，去除暴露的介电材料以暴露下传感器腔中的牺牲填充物460。

如图4k所示，在钝化层中形成焊盘开口479，暴露最上面的金属或焊盘层中的焊盘。为了形成焊盘开口，可以使用掩模和蚀刻工艺。在beol电介质上形成底部密封环489a。例如，底部密封环围绕设备形成。密封环例如通过剥离工艺形成。使用其他形成技术如蒸发或溅射也是可以的。密封环有利于随后通过热压缩与帽结合。密封环可以是金基密封环，例如金或金-锡。任何其他材料，例如铜(cu)，铝(al)，锗(ge)也是可以的。

参照图4l，衬底经受释放工艺。释放工艺去除下腔中的牺牲填充物。这在反射器和传感器之间形成下传感器腔。在一个实施例中，执行干法蚀刻以去除牺牲填充物。与beol介电层的金属和电介质材料以及反射器上的保护层相比，蚀刻剂以高蚀刻速率蚀刻牺牲层。例如，蚀刻剂对金属和氧化硅具有很高的选择性。在一个实施例中，采用二氟代氙(xef2)蚀刻剂用于释放工艺。在另一个实施例中，使用各向同性的六氟化硫(sf6)蚀刻剂替代xef2作为蚀刻剂。其他类型的蚀刻剂或蚀刻工艺也是可以的。

该过程继续进行设备的封装。如图所示，将帽490结合到衬底。例如，将帽上的帽密封环489b结合到衬底上的衬底密封环。在一个实施例中，使用热压缩来将帽结合到衬底。帽可以在晶圆层上(晶圆层真空封装)粘合。例如，在切割晶片以分离设备之前将帽结合。在一个实施例中，帽由对红外辐射透明的材料形成。例如，帽能够将红外辐射传输到传感器。例如，帽可以是硅帽。传输红外辐射的其他类型的材料也是可以的。

在一个实施例中，帽包括抗反射区域491。抗反射区域有利于促进红外辐射通过帽进行传输。在一个实施例中，抗反射区域包括帽的内(底)表面上的底部光栅492和帽的外(顶)表面上的顶部光栅494。光栅可以具有蛾眼光栅图案或结构以促进红外辐射的传输。光栅的其他光栅图案也是可以的。

在一个实施例中，抗反射区域包括设置在帽的正面和背面上的抗反射涂层。具有不同反射率的材料可以交替地沉积在抗反射区域的表面上。例如，用于抗反射涂层的材料可以是硫化锌或锗(ge)并且以与蛾眼光栅图案或结构相同的方式沉积。提供用于抗反射涂层的任何其他材料和沉积技术也是可以的。

在一个实施例中，吸气剂496设置在帽的内表面上。吸气剂吸收封装装置内的潮气和释气。吸气剂例如可以是锆合金，钛(ti)，镍(ni)，铝(al)，钡(ba)或镁(mg)。其他类型的吸气剂材料如包括铈(ce)或镧(la)的稀土元素也是可以的。吸气剂有助于保持真空，提高可靠性。或者，帽可以与图2的帽相似。继续该过程以完成设备。例如，形成到键合焊盘的连接或键合连接以提供对设备内部组件的访问。

在不脱离其精神或基本特征的情况下，可以以其他具体形式来体现本发明。因此，前述实施例在所有方面都应被认为是说明性的，而不是限制本文所述的发明。因此，本发明的范围由所附权利要求而不是由前面的描述来限定，并且落入权利要求的等同含义和范围内的所有改变旨也将包含其中。