用于加工层结构的方法和微机电器件与流程

各种实施例涉及一种用于加工层结构的方法和一种微机电器件。

背景技术：

通常，可利用半导体技术或其他技术生产各种微结构化模块。例如，微结构化模块有多种应用可能性，例如作为传感器、执行器、滤波器等。微结构(例如具有微米范围或更小的结构宽度)也可结合与之配合的电结构一起制造。只要会利用到微结构的机械性能，例如振动、延伸等，就可将这种微结构称为微机械结构。连同用于操作(例如用于供电、读取等)微机械结构的电结构，其可被称为所谓的微机电系统(mems)或微机电器件。在此，例如借助于常规的方法或工艺流程可能很难以足够的质量且同时在经济上可行的方式制造用于微结构的空腔。

技术实现要素：

根据各种实施方式，通过使用牺牲层作为层结构的两层之间的间隔物，可在层结构中产生空腔，其中至少部分地去除牺牲层，从而留下空腔。为了去除牺牲层，例如可在至少一个层中提供进入孔，使得可借助于蚀刻液通过进入孔去除牺牲层。显然，可借助于湿化学蚀刻通过穿孔层至少部分地去除牺牲层。

根据各种实施方式提供了一种方法，借助于该方法可有效地且以足够的质量去除布置在两层之间的牺牲层。这在以下情况下也可实现，即例如出于工艺技术原因，仅可以低蚀刻速率通过湿化学方法去除的覆盖层布置在具有进入孔的层上方。此外，显然在覆盖层和层之间使用附加的衬垫层，其中衬垫层具有可以高蚀刻速率去除的材料，从而即使覆盖层部分地尚未完全去除，也可例如通过进入孔快速地产生到牺牲层的通道。此外，衬垫层和覆盖层在此例如在用于接触至少一个层的接触区域中还可承担介电层堆叠的功能。

根据各种实施方式，例如，凹槽(例如通孔、沟槽等)的内壁衬有由易于(例如以高蚀刻速率)去除(例如湿化学蚀刻)的材料制成的衬垫层。然后，凹槽可部分或完全地以另一种难以(例如以低蚀刻速率)去除(例如湿化学蚀刻)的材料填充。在随后的湿化学蚀刻中，在从凹槽中完全去除其余材料之前，凹槽就快速且清洁地沿衬垫层被蚀刻到深处。这例如在湿化学蚀刻到该深度时可以实现时间优势，并且还可以实现清洁的蚀刻结果。

根据各种实施方式，使用由可通过湿化学蚀刻容易去除的材料制成的所谓的蚀刻促进剂层，以确保沿着由蚀刻促进剂层的延伸限定的路径来快速且清洁地进行湿化学蚀刻。

根据各种实施方式，可借助于蚀刻促进剂层来加工或结构化层结构。例如，可借助于蚀刻促进剂层在基体中形成空腔。

根据各种实施方式，层结构可具有第一层、布置在第一层上方的牺牲层和布置在牺牲层上方的第二层，其中第二层具有至少一个开口，其中该至少一个开口从第二层的第一侧延伸到牺牲层，其中用于加工层结构的方法可包括以下步骤：形成衬垫层，该衬垫层覆盖至少一个开口的至少一个内壁；在该衬垫层上形成覆盖层，其中覆盖层至少部分地延伸到至少一个开口中；用蚀刻液对覆盖层、衬垫层和牺牲层进行湿化学蚀刻，其中该蚀刻液对衬垫层的蚀刻速率大于对覆盖层的蚀刻速率。

蚀刻速率(例如也称为蚀刻率)表示单位时间从结构(例如层)的材料去除。由此，在结构的蚀刻中，蚀刻速率还表示由于单位时间的材料去除而导致的结构延伸(例如长度、宽度、深度和/或高度)的变化。由此，在从一侧开始对层进行蚀刻时，蚀刻速率还表示由于单位时间的材料去除而导致的层的层厚度的变化。

根据各种实施方式，衬垫层和覆盖层由于其不同的材料特性或材料配置在共同的蚀刻液中以不同的速率被蚀刻，即换言之，其蚀刻速率彼此不同。

同时，基于如本文所述的层结构的加工可得到以下可能性，即在布置在牺牲层上方的第二层上建立改善的电接触。在此，第二层被接触的区域(在此称为接触区域)在横向上邻近其中形成有至少一个开口且在其下例如去除牺牲层的区域。显然，层结构可具有其中形成空腔的区域和接触区域，其中衬垫层和覆盖层在接触区域中用作介电绝缘。

根据各种实施方式，微机电器件可具有以下部分：第一层和布置在第一层上方的第二层，其中在这两个层之间提供空腔，并且其中第二层具有接触区域；衬垫层，布置在第二层上方的接触区域中，其中衬垫层具有非掺杂的氧化物材料，并且其中衬垫层具有小于50nm的层厚度；覆盖层，布置在衬垫层上方的接触区域中，其中覆盖层具有掺杂的氧化物材料，并且其中覆盖层的层厚度大于衬垫层的层厚度，其中接触孔穿过衬垫层和覆盖层延伸到第二层，以接触第二层的表面部分；导电的扩散阻挡层，其完全覆盖覆盖层、接触孔的侧壁和第二层的表面部分；和布置在扩散阻挡层上的金属层，以用于在接触区域中接触第二层。

根据各种实施方式，用于加工层的方法可包括以下步骤：在层中形成凹槽；以衬垫材料覆盖凹槽的内壁；然后以另一材料填充凹槽的其余区域；借助于使用蚀刻液对衬垫层的湿化学蚀刻，从凹槽中完全去除衬垫材料和另一材料，其中蚀刻液对衬垫层的蚀刻速率大于对覆盖层的蚀刻速率。

附图说明

实施例在附图中示出并且在下文中得以详细阐释。其中：

图1a至图1f根据各种实施方式分别示出了在加工层结构期间层结构的示意图；

图2a至图2c根据各种实施方式分别示出了在加工层结构期间层结构的示意图；

图3根据各种实施方式示出了在加工层结构之后层结构的示意图；

图4a和图4b根据各种实施方式示出了微机电器件的各种示意图；

图5根据各种实施方式示出了用于加工层结构的方法的示意性流程图；

图6a至图6c根据各种实施方式示出了微机电结构的各种示意图；并且

图7a至图7c根据各种实施方式示出了微机电结构的各种示意图。

具体实施方式

在以下详细说明中参考附图，这些附图构成本发明的一部分并且其中为了说明而示出了可实施本发明的具体实施方式。就此而言，参考所述(一个或多个)附图的取向使用如“上方”、“下方”、“前方”、“后方”，“前方的”、“后方的”等方向术语。因为实施方式的元件可定位在许多不同的方向上，所以方向术语是说明性的而绝不是限制性的。应理解的是，在不脱离本发明的保护范围的情况下，可利用其他实施方式并且可进行结构或逻辑上的改变。应理解的是，除非另外特别说明，否则本文说明的各种示例性实施方式的特征可彼此组合。因此，以下详细的说明不应理解为具有限制意义，并且本发明的保护范围由所附权利要求限定。

在本说明的范畴中，术语“连接”、“联结”和“耦连”用于说明直接连接和间接连接、直接联结或间接联结以及直接耦连或间接耦连。在附图中，只要适用，相同或相似的元件设有相同的附图标记。

在下文中说明了各种实施方式，其中在制造如微机械或微机电结构的模块结构时使用介电层堆叠作为中间材料或平面化材料。在此，设置层堆叠使得可对层堆叠进行快速湿化学蚀刻。为此，层堆叠可具有至少一个第一层(例如衬垫层)和第二层(例如覆盖层)，其中这两层的材料被选择为使得第一层有利于湿化学蚀刻，该湿化学蚀刻也涉及第二层。根据各种实施方式，第一层可以是较薄的氧化物衬垫(例如借助于lp-cvd沉积的teos(四乙氧基硅烷)衬垫)，并且第二层可以是所谓的bpsg(硼磷硅酸盐玻璃)层。

例如，bpsg层可能由于掺杂而具有流动特性，从而可借助于热处理使其平坦化。这可有利于某些应用，例如，由此如本文所述可确保穿过bpsg层与层可靠地接触。

尽管本文中借助于bpsg层和氧化物衬垫(例如usg衬垫或lp-cvd-teos衬垫)说明了一些可能有利的设计方案，但也可以相似地方式使用其他材料或材料组合。在此，可将材料选择为使得其相对于所使用的蚀刻液具有不同的蚀刻速率，其中第一层(例如衬垫层)相对于所使用的蚀刻液比第二层(例如覆盖层)具有更高的蚀刻速率。

根据各种实施方式，衬垫层的沉积可一致地进行，即衬垫层例如以厚度基本均匀的层的方式完全覆盖结构化的底层。

在下文中将根据各种实施方式说明用于加工层结构的方法，其中在图1a至图1f中以加工期间不同时间点的示意性侧视图或剖视图示出了该层结构。

图1a根据各种实施方式示出了在加工开始100a时或在加工之前的层结构100。

层结构100例如可具有第一层102。第一层102例如可以是任何合适的层，例如金属层、聚合物层、半导体层等。此外，第一层102例如还可以是任何合适的层堆叠102，例如其具有一个或多个金属层、一个或多个聚合物层、一个或多个电绝缘层、一个或多个半导体层等。根据各种实施方式，第一层102可以是单晶或多晶半导体层，例如单晶或多晶硅层。例如，第一层102可以是独立式的或基体的一部分，例如硅晶片的一部分。第一层102例如可具有在约0.1μm至约1mm的范围内的层厚度102d，例如在约0.1μm至约2μm的范围内的层厚度，例如在约0.1μm至约0.5μm的范围内的层厚度。

根据各种实施方式，第一层102可以是衬底或形成在衬底上。根据各种实施方式，第一层102可以是传感器结构的传感器层。根据各种实施方式，第一层102可以是麦克风结构的膜片层。

此外，层结构100可具有牺牲层104。牺牲层104可(例如直接地)设置在第一层102的上方。牺牲层104例如可沉积在第一层102上。牺牲层104例如可具有在约100nm至约10μm范围内的层厚度104d。

此外，层结构100可具有第二层106。第二层106例如可以是任何合适的层106，例如金属层、聚合物层、半导体层等。此外，第二层106例如还可以是任何合适的层堆叠106，例如其具有一个或多个金属层、一个或多个聚合物层、一个或多个电绝缘层、一个或多个半导体层等。根据各种实施方式，第二层106可以是单晶或多晶半导体层，例如单晶或多晶硅层。第二层106可沉积在牺牲层上。第二层106例如可具有在约500nm至约50μm的范围内的层厚度106d。

根据各种实施方式，第二层106可以是传感器结构的电极层。根据各种实施方式，第二层106可以是麦克风结构的电极层。

根据各种实施方式，牺牲层104可构造成使得其可容易地在两个层102、106之间被去除。显然，牺牲层可具有可通过湿化学蚀刻容易地去除的材料或由这种材料构成。例如，牺牲层104可具有氧化物或由氧化物构成，例如氧化硅或lpcvd-teos。

为了至少部分地去除在两个层102、106之间的牺牲层104，第二层106可具有至少一个开口106h(即一个或多个开口106h)。该至少一个开口106h例如可从第二层106的第一侧106a延伸到第二层106的与第一侧106a对置的第二侧106b，例如延伸到牺牲层104。显然，第二层106可以是穿孔的或具有预定数量的通孔106h，相应于通过去除牺牲层104而在两个层102、106之间形成的空腔的尺寸。

根据各种实施方式，在至少部分地去除牺牲层104之后两个层102、106可形成微机械或微机电系统(例如传感器、压力传感器、麦克风、扬声器等)或者为微机械或微机电系统(例如传感器、压力传感器、麦克风、扬声器等)的一部分。

根据各种实施方式，可如下加工层结构100：在100b中，形成覆盖至少一个开口106h的至少一个内壁106w的衬垫层108(例如在图1b中以示意性的侧视图或剖视图示出)；在100c中，在衬垫层108的上方形成覆盖层110，其中覆盖层110至少部分地延伸到至少一个开口106h中(例如在图1c中以示意性的侧视图或剖视图示出)；并且，在110d-1至110d-3中，通过蚀刻液对覆盖层110、衬垫层108和牺牲层104进行湿化学蚀刻，其中蚀刻液对于衬垫层108的蚀刻速率比对于覆盖层110的蚀刻速率大(例如在图1d、图1e和图1f中分别以示意性的侧视图或剖视图示出)。

如果需要，衬垫层108可仅覆盖至少一个开口106h的内壁106w，这例如可借助于间隔物蚀刻来实现。根据各种实施方式，衬垫层108不仅可覆盖第二层106而且可部分地覆盖牺牲层104。

例如如图1b所示，衬垫层108可至少覆盖至少一个开口106h的内壁106w。衬垫层108可从第二层106的第一侧106a延伸到牺牲层104。在此，衬垫层108可形成为与牺牲层104直接物理接触。衬垫层108例如可完全内衬于相应的开口106h。相应的开口或其内壁106w可具有任意合适的形状。

根据各种实施方式，衬垫层108也可部分或完全地覆盖牺牲层104的暴露于开口106h的表面。此外，衬垫层108也可部分或完全地覆盖第二层106的第一侧106a(即背离牺牲层104的表面)，例如如图2a中的示意性侧视图或剖视图所示。在这种情况下，衬垫层108可作为保形层覆盖层结构100的暴露表面。

根据各种实施方式，可借助于化学或物理气相沉积形成衬垫层108，例如借助于pe-cvd、sa-cvd、lp-cvd、ald、rto、热蒸发、激光沉积、阴极溅射(也称为溅射或溅射沉积)等。

根据各种实施方式，可(例如直接地)在衬垫层108的上方形成覆盖层110。根据各种实施方式，可借助于化学或物理气相沉积形成覆盖层110，例如借助于pe-cvd、lp-cvd、sa-cvd、ald、rto、热蒸发、激光沉积、阴极溅射等。

根据各种实施方式，可借助于覆盖层110填充相应开口106h中的剩余空间。此外，覆盖层110也可形成在第二层106的第一侧106a(即背离牺牲层104的表面)的上方并且在此必要时部分或完全地覆盖衬垫层108，例如如在图1c以及图2b中的示意性侧视图或剖视图所示。

根据各种实施方式，衬垫层108可具有非掺杂的氧化物材料，例如非掺杂的氧化硅(也称为usg，“非掺杂的硅酸盐玻璃”，“非掺杂的氧化硅玻璃”或“非掺杂的硅玻璃”)。根据各种实施方式，覆盖层110可具有掺杂的氧化物材料，例如掺杂的氧化硅。例如可使用磷(也称为psg，“磷硅酸盐玻璃”)、硼(也称为bsg，“硼硅酸盐玻璃”)或这两者(也称为bpsg，“硼磷硅酸盐玻璃”)作为覆盖层110的氧化硅的掺杂剂。

根据各种实施方式，覆盖层110可具有bpsg或由bpsg构成。覆盖层110可在其沉积之后进行热处理，使得其例如可流动从而被平坦化。根据各种实施方式，衬垫层108可设计为在覆盖层110下方的扩散阻挡层，从而例如一种或多种掺杂剂无法从覆盖层110泄漏到位于下方的层、例如第二层106中。

只要将例如基于氧化硅的材料用于衬垫层108和覆盖层110，则蚀刻液可以是基于氢氟酸的蚀刻液。其他材料可以相似的方式与合适的蚀刻液一起使用。此外，牺牲层104可具有基于氧化硅的材料，例如非掺杂的氧化硅，从而其可借助于基于氢氟酸的蚀刻液被去除。此外，层102、106可具有基本上不会通过基于氢氟酸的蚀刻液被去除的材料，例如纯硅。

bpsg的使用在半导体制造中是已知的。介电材料可执行多种功能，例如移动离子的除气、衬底的保护或表面形貌的平坦化。与热的非掺杂的lp-cvd氧化物相比，pe-cvd或sa-cvd的bpsg氧化物可能相对不稳定，其中可借助于在超过800℃的温度下的退火工艺(也称为退火或热处理)使bpsg层压实且稳定。基于本文所述的衬垫层108可防止不期望的副作用，例如掺杂剂的扩散、bpsg层内的缺陷形成和/或硼或磷诱导的掺杂分布的形成。

为了使bpsg层与衬底和/或相邻层的相互作用尽可能小，例如可精确地限定层的硼和磷的含量。如果在bpsg材料的沉积中不满足限定的掺杂剂限制量，则该材料可能为不同缺陷形成的来源，其会降低mems或其它(例如纯电气)元件的可靠性和产率。

例如，硼和/或磷含量的取决于工艺的变化可导致bpsg材料蚀刻速率的不受控的变化。然而，只要没有扩散阻挡层，引入的掺杂剂扩散的增加趋势也可有助于位于bpsg下方的层或衬底的外部掺杂。这不仅可导致元件的电参数的偏移而且可导致其波动增大(例如导致晶片/晶片或批次/批次的吸合电压的偏差增大)。

假设在穿孔结构的湿化学自由蚀刻中使用固定时间蚀刻，则在没有相应设置的衬垫层108或相应执行的方法的情况下如本文所述，例如电介质bpsg材料的蚀刻速率的不受控的变化会导致不完全的自由蚀刻并且形成可能保留在相应结构上(例如在两个层102、106之间)且不利地影响整个元件的完整性和可靠性的残留物。

如果在mems的穿孔反电极的下方(例如在具有开口106h的第二层106下方)留有残留物，则这些可导致mems的稳固性的显著降低，因为其可充当所谓的热点，在这些热点处不仅膜片可能破裂而且两个结构元件(例如两个层102、106)可能粘合(粘附)。

然而，薄siox层的形成或变色是其他现象，其导致缺陷形成以及在系统盘的最终光学检查中产量损失。这些层的形成通常是不受控的或明显取决于bpsg层的沉积条件，例如掺杂剂的供给和浓度。因此，沉积中的轻微变化可导致不期望的缺陷形成。

根据各种实施方式，可借助于适当设计的衬垫层108和所述方法来避免或至少减小掺杂覆盖层110的上述负面影响。

覆盖层110也可由非掺杂的氧化物材料形成，然而其中在进一步的工艺流程中(例如在电接触中)这可能导致结构生成中的不良影响。根据各种实施方式可有利的是，由具有较小层厚度108d的非掺杂的氧化物材料形成衬垫层108，例如层厚度小于50nm，例如层厚度为5nm至50nm，或者层厚度为10nm至40nm(例如参见图4b)。根据各种实施方式，可垂直于在其上设置有衬垫层108的背衬(例如开口106h的壁或第二层106的上侧106a)的相应表面测量衬垫层108的层厚度108d。

根据各种实施方式，覆盖层110可具有比衬垫层108更大的层厚度110d。例如可垂直于背衬(例如垂直于位于其下方的衬垫层108的表面)测量覆盖层110的层厚度110d。

例如，如图1d所示，可进行湿化学蚀刻100d-1，使得在从至少一个开口106h完全去除覆盖层110之前，从该至少一个开口106h完全去除衬垫层108。显然，沿着衬垫层108形成沟道(或间隙或者空腔)108g，其在第二层106和覆盖层110的其余部分110r之间朝牺牲层104的方向延伸。

通过该沟道108g，尚在从开口106h完全去除覆盖层110之前，已可借助于湿化学蚀刻100d-2部分去除牺牲层104，即在开口106h下方的牺牲层104中形成至少一个空腔104g，如图1e中所示。

显然，在从至少一个开口106h完全去除覆盖层110之前，可至少部分地去除牺牲层104。由此有助于或确保在至少一个开口106h下方无残留地去除牺牲层104。

如例如在图1f以及图2c中以示意性侧视图或剖视图所示，借助于在湿化学蚀刻100d(100d-1至100d-3)期间去除牺牲层104可在两个层102、106之间形成空腔104g。在此，在开口106h下方的区域中或在多个开口106h下方和之间的区域中暴露第一层102的表面部分102a和第二层106的表面部分106b。

在湿化学蚀刻100d-1至100d-3之后，可从至少一个开口106h完全去除衬垫层108和覆盖层110。至少在至少一个开口106h下方的区域中也可完全去除牺牲层104。

同时，相应开口106h的内壁106w沿着牺牲层104被清洁地自由蚀刻。

如上所示和所述，用于加工层结构100的方法可包括以下步骤：在100b中，形成衬垫层108，衬垫层108覆盖至少一个开口106h的至少一个内壁106w；在100c中，在衬垫层108上形成覆盖层110，其中覆盖层110至少部分地延伸到至少一个开口106h中；并且，在100d(或100d-1、100d-2、100d-3)中，用蚀刻液对覆盖层110、衬垫层108和牺牲层104进行湿化学蚀刻，其中蚀刻液对衬垫层108的蚀刻速率高于对覆盖层110的蚀刻速率。

根据各种实施方式，该方法可进一步在100a中包括形成层结构100的步骤，其中相应地如上所述地设计层结构100。

层结构100的形成例如可包括：(例如直接地)在第一层102上沉积牺牲层104，然后(例如直接地)在牺牲层104上沉积第二层106。此外，用于形成层结构100的方法可包括结构化以用于在第二层106中形成一个或多个开口106h，其中开口106h部分区段地暴露牺牲层104。

根据各种实施方式，层结构100可侧向并排地具有结构区域100s和接触区域100k，从而例如第二层106或两个层102、106可在侧向在牺牲层104中产生的空腔104g附近被接触。在此，衬垫层108和覆盖层110布置在第二层106上方的接触区域100k中。

例如，如图2b和图2c所示，层结构100可借助于掩模212被结构化，其中掩模212部分地盖住覆盖层110，并且其中如上所述，结构区域100s暴露出来以进行湿化学蚀刻100d。根据各种实施方式，掩模可以是光刻结构化的漆层。

图3根据各种实施方式以示意性侧视图或剖视图示出了在加工之后的层结构100。

根据各种实施方式，例如第二层106可设计为多片，例如双片。在此，第二层106可具有第一层片306a和布置在第一层片306a上方的第二层片306b。根据各种实施方式，第一层片306a可具有氮化物，例如氮化硅。根据各种实施方式，第二层片306b可具有半导体材料，例如硅、砷化镓、碳化硅等。在此，第二层片306b的层厚度可以大于第一层片306a的层厚度。

此外，可在掩模212和覆盖层110之间形成保护层312。该保护层例如可具有氮化物，例如氮化硅。

图4a根据各种实施方式以示意性侧视图或剖视图示出了层结构100的接触区域100k。例如，接触区域100k可以是微机电器件400的一部分。

根据各种实施方式，微机电器件400可具有第一层102和设置在第一层上方的第二层106，其中例如如上所述，在这两个层102、106之间的层结构100的结构区域100s中提供有空腔104g。在此，第二层106可在层结构100的接触区域100k中被电接触，例如如图4a和图4b所示。

根据各种实施方式，微机电器件400可具有设置在第二层106上方的接触区域100k中的衬垫层108。此外，微机电器件400可具有覆盖层110，其布置在衬垫层108上方的接触区域100k中。例如可如上所述地设计衬垫层108和覆盖层110。

根据各种实施方式，衬垫层108可包括具有小于50nm的层厚度的非掺杂氧化物材料，例如层厚度在约5nm至约50nm的范围内，例如层厚度在约5nm至约40nm的范围内，例如层厚度在约5nm至约30nm的范围内。覆盖层110例如可具有掺杂的氧化物材料。覆盖层110的层厚度例如可以大于衬垫层108的层厚度。

根据各种实施方式，接触孔424可延伸穿过衬垫层108和覆盖层110直到第二层106，以便进行第二层106的表面部分406a的电接触。根据各种实施方式，接触孔424可具有倾斜的内壁424w(也称为侧壁或内周壁)。

根据各种实施方式，可形成导电的扩散阻挡层414，其部分或完全地盖住覆盖层110、接触孔424的内壁424w和第二层106的表面部分406a。根据各种实施方式，设置在扩散阻挡层414上方的金属层416可用于通过接触孔424接触第二层106。

图4b根据各种实施方式示出了微机电器件400在接触孔424的内壁424w的区域中的示意性细节图。

根据各种实施方式，覆盖层110可具有形成接触孔424的一部分的倾斜侧面110w。此外，衬垫层108可具有形成接触孔424的另一部分的侧面108w。通过将衬垫层108设计得非常薄，可避免在接触孔424处衬垫层108和覆盖层110之间的边界区域411中的扩散阻挡层414的损坏，从而布置在扩散阻挡层414上方的金属层416的材料不会扩散到第二层106中或与第二层106的材料化学键合。

可基本上通过以下方式防止扩散阻挡层414的损坏，即由于衬垫层108的层厚度很小，覆盖层110在衬垫层108中的底切可基本上被防止或保持在可接受的范围内。

根据各种实施方式，第二层106可具有硅。用于接触第二层106的金属层416可具有金属(例如金)，其与第二层106的硅反应以形成金属硅化物(例如，金硅化物)。在此，扩散阻挡层414可具有基本上抑制金属层416的金属扩散到第二层106中且相对于第二层106和金属层416化学稳定的材料(例如钛和/或铂)。

根据各种实施方式，衬垫层108可如上所述具有非掺杂的氧化硅，并且覆盖层可如上所述具有掺杂的氧化硅(例如bpsg)。

根据各种实施方式，本文说明的方法说明了在mems结构和电子元件结构的制造中消除不同的可靠性问题和缺陷密度问题的可能性。

在此，可使用介电层堆叠，其中氧化物衬垫108沉积在bpsg层110的下方，其中氧化物衬垫例如不仅执行使可能的掺杂剂在基础衬底/元件中(例如在层102、106中)扩散停止的功能，而且在穿孔mems结构106、106h的自由蚀刻中发挥蚀刻加速剂(蚀刻促进剂)的作用。

根据各种实施方式，可借助于实施氧化物衬垫108来实现消除(或至少减少)光学缺陷(例如变色)和物理缺陷(例如残留物，例如siox层)，其中将氧化物衬垫108设置成使得其对元件几乎没有负面影响。氧化物衬垫108在接触孔等处形成特征性的蚀刻边缘。

根据各种实施方式，bpsg覆盖层110可在元件结构中用作中间氧化物或平坦化材料。在bpsg沉积之前，可沉积氧化物衬垫108。

根据各种实施方式，第一层102可以是衬底，例如硅衬底、锗衬底、砷化镓衬底、硅/锗衬底、碳化硅衬底、氮化镓衬底或者其他iii或v族半导体衬底。

例如在bpsg沉积之前进行氧化物衬垫108(例如其具有非掺杂的氧化物或由非掺杂的氧化物构成)的沉积，其层厚度在约10nm至约300nm的范围内，或在约5nm至约50nm的范围内，或在约5nm至约30nm的范围内。

bpsg(硼(b)和磷(p)掺杂的氧化硅(bpsg))层在衬垫上的沉积可例如以约100nm至约20μm的范围内的层厚度进行。在bpsg层沉积之后，可进行bpsg层的流动/退火。

根据各种实施方式，可借助于cvd方法(例如pe-cvd、lp-cvd、sa-cvd、ap-cvd或hdp-cvd)进行衬垫层108和覆盖层110的沉积。根据各种实施方式，衬垫层108可具有非掺杂的氧化物，例如siox(其中0<x≤2)。

根据各种实施方式，氧化物衬垫108可在lp-cvdteos衬垫中。氧化物衬垫108既用作相对于典型掺杂剂和掺杂剂浓度的扩散阻挡层又用作在穿孔结构的自由蚀刻中的蚀刻加速剂。作为替代，也可使用层厚度在例如约100nm至约20μm的范围内的bsg或psg代替bpsg。

根据各种实施方式，将以mems结构(例如麦克风结构)为例说明氧化物衬垫108的实现方式及其对可靠性和缺陷密度的影响。在此，所提到的示例性示意图仅用于说明基本原理并且仅示出了理解该基本原理所需的元件结构或方法步骤。图中所示的结构不一定按比例绘制。

根据各种实施方式，本文所述的氧化物衬垫108的使用同样可用于纯电气元件的制造中。

例如，本文所述的衬垫层108具有特别是在bpsg覆盖层110的退火/流动中抑制掺杂剂可能从覆盖层110扩散的功能，而在此不会改变bpsg的流动特性。

由此，例如消除或至少减少了可能向外扩散的掺杂剂对位于下方的层或位于下方的衬底的负面影响(例如由此也改善了电参数的均匀性)。此外，衬垫层108由于其相对于覆盖层110有更大的蚀刻速率显然可用作蚀刻促进剂。在覆盖层110、例如bpsg覆盖层(例如利用基于hf的蚀刻液)的湿化学蚀刻中会更快地去除衬垫层108。由此不仅可实现覆盖层110的提早的横向蚀刻而且将确保位于其下方的层(例如牺牲层104)的更提前的蚀刻。

图1a至图3分别示出了氧化物衬垫108在介电层堆叠内的位置及其在mems结构内的bpsg和其他氧化物的湿化学蚀刻中作为蚀刻加速剂的功能。

根据各种实施方式，随着湿化学蚀刻到达氧化物衬垫108，由于衬垫层108而在穿孔结构的湿化学自由蚀刻中产生横向和垂直入口。这是由于衬垫氧化物108相对于覆盖层110的蚀刻速率增大而引起的。由此，穿孔结构也可无残留地自由蚀刻，例如从牺牲层104的材料暴露出来。

根据各种实施方式，第二层106形成mems结构的一部分。例如通过在第二层106下方形成的空腔104g暴露出第二层106的一部分，其中第二层106的暴露部分被横向保持(换言之被横向夹紧)。在此，夹紧区域中的沟槽形成对于衬垫氧化物的较高蚀刻速率可以是特征性的，由此(在覆盖层110下方)产生横向底切。

根据各种实施方式，氧化物衬垫108可足够厚地形成，以防止掺杂剂向外扩散从而防止位于其下方的层或衬底材料的掺杂。在此，氧化物衬垫108用作扩散阻挡层所需的厚度通常取决于覆盖层110(例如bpsg材料)的掺杂剂浓度。对于例如5％磷和4％硼的典型浓度值，氧化物衬垫108可具有10nm的最小厚度。同时，氧化物衬垫108的厚度有助于在穿孔结构的自由蚀刻中的有效毛细力。

根据各种实施方式，衬垫层108和覆盖层110可通过原位沉积形成，即显然在相同的涂覆装置内，其中非掺杂的氧化物衬垫108作为usg直接在覆盖层110的bpsg沉积之前以相同的方法沉积。

根据各种实施方式，只要为之所需的工艺温度对于元件是允许的，就可借助于热处理、例如si的氧化直接在背衬(例如衬底或层)上形成氧化物衬垫108。作为替代，也可使用bsg或psg代替bpsg。

根据各种实施方式，衬垫层108可借助于lp-cvd沉积形成，这与诸如pe-cvd或sa-cvd沉积等方法相比也可实现可再现的非常薄的氧化物层的沉积，例如氧化物层的层厚度为5nm至50nm。

作为纯氧化物的替代或附加，也可使用其他衬垫材料、例如si3n4或sion作为扩散阻挡剂。还可考虑层堆叠(例如所谓的ono层堆叠：氧化物/氮化物/氧化物)。然而，在这些情况下，衬垫用作一种蚀刻加速剂的优点可被减少或者甚至消除，因为这些材料通常在基于hf的溶液中具有更低的蚀刻速率。

根据各种实施方式，bpsg可由氧化物与硅的氢化物(例如sih4)、硼的氢化物(b2h6)和磷的氢化物(ph3)的混合物作为cvd沉积中的前体制备。根据各种实施方式，psg可由pocl3、氧气(o2)和氮气(n2)的混合物作为cvd沉积中的前体制备。根据各种实施方式，usg可借助于cvd在低温下沉积。

根据各种实施方式，以氟化铵(nh4f)缓冲的hf溶液可用作蚀刻液，以使蚀刻特性保持恒定。同时，由此可避免或减少抗蚀剂掩模等的栖身。

衬垫层108和覆盖层110的相应蚀刻速率例如可取决于相应使用的氧化物的浓缩性和化学计量。在掺杂的氧化物中，杂质的类型对于蚀刻速率是至关重要的。蚀刻速率例如在较强的硼掺杂中降低并且例如在磷掺杂中提高。基于hf的蚀刻液对纯硅具有选择性，纯硅在室温(例如25℃)下基本上不受影响。此外，在蚀刻液中例如可添加化学中性的润湿剂，其例如具有氟碳化合物。

例如，如图4b所示，衬垫层108的增大的蚀刻速率导致接触区域100k中的横向底切增加，从而导致在接触孔424中形成负边缘108w。由此，当衬垫层108过厚(例如具有大于50nm的层厚度)时，可能出现(例如ti/pt)扩散阻挡层414的中断。在金属层416(例如键合金属)和(例如由硅或多晶硅构成的)第二层106之间的直接接触则存在使材料合金化并削弱接触区域的风险。

图5根据各种实施方式以示意性流程图示出了用于加工层结构(例如用于加工mems结构)的方法500。该方法500例如可包括以下步骤：在510中，形成层结构100，其具有第一层102、设置在第一层上的牺牲层104和设置在牺牲层上的第二层106，其中第二层106具有至少一个开口106h，其中至少一个开口106h从第二层106的第一侧106a延伸到牺牲层104；在520中，形成衬垫层108，其覆盖至少一个开口106h的至少一个内壁106w；在530中，在衬垫层108上形成覆盖层110，其中覆盖层110至少部分地延伸到至少一个开口106h中；并且在540中，用蚀刻液对覆盖层110、衬垫层108和牺牲层104进行湿化学蚀刻以在第一层102和第二层106之间形成空腔104g，其中蚀刻液对衬垫层108的蚀刻速率大于对覆盖层110的蚀刻速率。根据各种实施方式，可如上文以层结构100为例所述地执行该方法500。

在下文中，在图6a至图6c以及图7a至图7c中根据各种实施方式分别示出了具有至少一个层结构的mems结构。可例如以与上文关于层结构100所述的类似或相同的方式设计和/或形成相应mems结构的至少一个层结构，反之亦然。根据各种实施方式，例如以参考图4a和图4b所述的类似方式，mems结构可以是微机电器件或微机电器件的至少一部分。

图6a根据各种实施方式以示意性剖视图示出了mems结构600。mems结构600例如可具有层结构600s，其在用于支撑层结构600s的载体衬底620的上方形成。

载体衬底620例如可以是半导体晶片(例如硅晶片)、半导体芯片(例如硅芯片)或其他合适的载体。载体衬底620例如可具有约50μm至约1mm的范围内的厚度。

载体衬底620例如可具有开口620d，在其上方可设置或形成层结构600s，类似于上文所述。为了在开口620d的上方形成层结构600s，例如可使用辅助层610，其可设置在载体衬底620和层结构600s之间。辅助层610例如可具有在约100nm至约3μm的范围内的层厚度。辅助层610例如可构造为牺牲层，即这可在之后的时间点至少部分地去除，以便可接触层结构600s的一部分(例如参见图6b)。辅助层610例如可以是氧化物层，例如氧化硅层，例如lpcvd-teos层。

根据各种实施方式，mems结构600的层结构600s例如可具有：第一层102(例如膜片层)、设置在第一层102上方的牺牲层104和设置在牺牲层104上方的第二层106(例如电极层)。例如如上所述，第二层106可具有至少一个开口106h，其中该至少一个开口106h从第二层106的第一侧106a延伸到牺牲层104。此外，层结构600s可具有衬垫层108，其覆盖至少一个开口106h的至少一个内壁106w。

此外，层结构600s可具有覆盖层110，其设置在衬垫层108的上方，其中覆盖层110至少部分地延伸到至少一个开口106h中。根据各种实施方式，除了至少一个开口106h的内壁106w之外，衬垫层108还可覆盖牺牲层104的暴露于开口106h的部分(例如参见图1c和图2b)。

层结构600s的第一层102例如可以是膜片层。在这种情况下，mems结构600可以是麦克风结构或麦克风结构的一部分。在此，膜片层可在两侧至少部分地暴露，例如通过部分去除牺牲层104和辅助层610。在此，如上所述，也可部分去除覆盖层110和衬垫层108。

图6b根据各种实施方式以示意性剖视图示出了在图6a中示例性所示的在第一层102(例如膜片层)已至少部分地暴露之后的mems结构600。在此，可例如以与上述相似或相同的方式形成空腔104g。此外，也可例如借助于蚀刻部分地去除辅助层610，使得第一层102的至少一部分在两侧暴露。

膜片层的振动例如可由其相对于第二层106的位置变化来确定。第二层106例如可配置为电极层(也称为穿孔背板)，其例如具有导电材料。根据各种实施方式，第一层102和第二层106二者均可被电接触(也可参见图4a和图4b)。显然，可形成电容式麦克风结构，其中第一层102用作麦克风结构的膜片层。

膜片层102例如可具有在约0.1μm至约10μm的范围内的层厚度，层厚度例如在约0.1μm至约2μm的范围内，例如在约0.1μm至约0.5μm的范围内。

根据各种实施方式，第二层106可设计为多片，例如其可具有布置在两个电绝缘层之间的导电层。

图6c根据各种实施方式以示意性剖视图示出了mems结构600。在此，mems结构600的各个层102、106可通过金属化结构600m电接触。根据各种实施方式，第一层102可借助于第一接触结构612被接触。此外，第二层106可借助于第二接触结构616被接触。

此外，根据各种实施方式，载体衬底620可通过另一接触结构636被电接触。

图7a根据各种实施方式以示意性剖视图示出了mems结构700。mems结构700例如可具有层结构700s，其在用于支撑层结构700s的载体衬底720的上方形成。载体衬底720例如可以是半导体晶片(例如硅晶片)、半导体芯片(例如硅芯片)或其他合适的载体。载体衬底720例如可具有约50μm至约1mm的范围内的厚度。

载体衬底720例如可具有开口720d，在其上可设置或形成层结构700s。

mems结构700的层结构700s例如可具有：第一层102、设置在第一层102上方的第一牺牲层104和设置在第一牺牲层104上方的第二层106，其中第二层106具有至少一个开口106h，其中第二层106的至少一个开口106h从第二层106的第一侧106a延伸到第一牺牲层104。此外，层结构700s可具有第一衬垫层108，其覆盖第二层106的至少一个开口106h的至少一个内壁106w。此外，层结构700s可具有覆盖层110，其设置在第一衬垫层108的上方。在此，覆盖层110可至少部分地延伸到第二层106的至少一个开口106h中。根据各种实施方式，除了第二层106的至少一个开口106h的内壁106w之外，第一衬垫层108还可覆盖第一牺牲层104的暴露于开口106h的部分(参见图1c和图2b)。

层结构700s就其层序列(牺牲层104/第二层106/衬垫层108/覆盖层110)而言可构造为镜像对称于第一层102。换言之，层结构700s可附加地具有：设置在第一层102下方的第二牺牲层704、设置在第二牺牲层704下方的第三层706，其中第三层706具有至少一个开口706h，其中该至少一个开口706h从第三层706的第一侧706a延伸到第二牺牲层704。此外，层结构700s可附加地具有第二衬垫层708，其覆盖第三层706的至少一个开口706h的至少一个内壁706w。此外，层结构700s可附加地具有第二覆盖层710，其覆盖第二衬垫层708并且设置在载体衬底720和第二牺牲层704之间。在此，第二覆盖层710可至少部分地延伸到第三层706的至少一个开口706h中。

在此，可以与第一牺牲层104相同或相似的方式设计第二牺牲层704。此外，可以与第二层106相同或相似的方式设计第三层706。此外，可以与第一衬垫层108相同或相似的方式设计第二衬垫层708。此外，可以与第一覆盖层110相同或相似的方式设计第二覆盖层710。

层结构700s的第一层102例如可以是膜片层。在这种情况下，在例如通过部分去除第一和第二牺牲层104、704使膜片层已至少部分地暴露之后，mems结构700可以是麦克风结构或麦克风结构的一部分。在此，也可部分去除第一和第二覆盖层110、720以及第一和第二衬垫层108、708。

图7b根据各种实施方式以示意性剖视图示出了在第一层102(例如膜片层)已至少部分地暴露之后的mems结构700。在此，例如以与前文所述相似或相同的方式形成了第一空腔104g和第二空腔704g。在此，借助于蚀刻例如部分地去除第一牺牲层104和第二牺牲层704、第一覆盖层110和第二覆盖层720以及第一衬垫层108和第二衬垫层708，使得第一层102在两侧至少部分地暴露。

第一层102(例如膜片层)的振动例如可由其相对于第二层106和/或第三层706的位置变化来确定。第二层106和/或第三层706可设计为电极层(也称为穿孔双背板)。为此，第一层102、第二层106和第三层706可被电接触(也可参见图4a和图4b)。显然，可形成电容式麦克风结构，其中第一层102用作麦克风结构的膜片层。

膜片层102例如可具有在约0.1μm至约10μm的范围内的层厚度，层厚度例如在约0.1μm至约2μm的范围内，例如在约0.1μm至约0.5μm的范围内。

根据各种实施方式，第二层106可设计为多片，例如其可具有布置在两个电绝缘层之间的导电层。根据各种实施方式，第三层706可设计为多片，例如其可具有布置在两个电绝缘层之间的导电层。

根据各种实施方式，mems结构600、700的相应层结构600s、700s可在侧向彼此相邻地具有结构区域和接触区域，使得例如相应的层102、106、706可在侧向在相应牺牲层104、704中形成的空腔104g、704g的附近被接触。

图7c根据各种实施方式以示意性剖视图示出了mems结构700。在此，mems结构700的各个层102、106、706可通过金属化结构700m被电接触。根据各种实施方式，第一层102可借助于第一接触结构712被接触。此外，第二层106可借助于第二接触结构716被接触。此外，第三层706可借助于第三接触结构726被接触。

此外，根据各种实施方式，载体衬底720可借助于另一接触结构736被电接触。

在下文中，将说明涉及上述说明和图示的各种示例。

示例1是一种方法，其包括：形成层结构100，其具有第一层102、设置在第一层上方的牺牲层104和设置在该牺牲层上方的第二层106，其中第二层106具有至少一个开口106h，其中该至少一个开口106h从第二层106的第一侧106a延伸到牺牲层104；形成衬垫层108，其覆盖至少一个开口106h的至少一个内壁106w；在衬垫层108的上方形成覆盖层110，其中该覆盖层110至少部分地延伸到至少一个开口106h中；并且用蚀刻液对覆盖层110、衬垫层108和牺牲层104进行湿化学蚀刻，以用于在第一层102和第二层106之间形成空腔104g，其中蚀刻液对衬垫层108的蚀刻速率大于对覆盖层110的蚀刻速率。

备选地，示例1是用于加工载体的方法，该方法包括：形成层结构100，其具有第一层102、设置在第一层上的牺牲层104和设置在牺牲层上的第二层106，其中第二层106具有至少一个开口106h，其中该至少一个开口106h从第二层106的第一侧106a延伸到牺牲层104；用衬垫层108覆盖至少一个开口106h的至少一个内壁106w；在衬垫层108上形成覆盖层110，其中覆盖层110至少部分地延伸到至少一个开口106h中；并且用蚀刻液对覆盖层110、衬垫层108和牺牲层104进行湿化学蚀刻，以用于在第一层102和第二层106之间形成空腔104g，其中蚀刻液对衬垫层108的蚀刻速率大于对覆盖层110的蚀刻速率。

备选地，示例1是用于加工载体的方法，该方法包括：形成层结构100，其具有第一层102、设置在第一层上的牺牲层104和设置在牺牲层上的第二层106，其中第二层106具有至少一个开口106h，其中该至少一个开口106h从第二层106的第一侧106a延伸到牺牲层104；沉积衬垫层108，其中衬垫层108具有第一材料并且覆盖至少一个开口106h的至少一个内壁106w；在衬垫层108上沉积覆盖层110，其中覆盖层110具有第二材料并且至少部分地延伸到至少一个开口106h中；并且用蚀刻液对覆盖层110、衬垫层108和牺牲层104进行湿化学蚀刻，以用于在第一层102和第二层106之间形成空腔104g，其中蚀刻液对第一材料的蚀刻速率大于对第二材料的蚀刻速率。

上述层结构100的第一层102和第二层106例如可以是共同载体的第一层102和第二层106。上述层结构100的第一层102和第二层106例如可以是共同的mems结构、例如麦克风结构或其他压力传感器结构的第一层102和第二层106。

示例1是用于加工层结构100的方法，其中该层结构100具有第一层102、设置在第一层102上的牺牲层104和设置在牺牲层104上的第二层106，其中第二层106具有至少一个开口106h，其中该至少一个开口106h从第二层106的第一侧106a延伸到牺牲层104，其中该方法包括：形成衬垫层108，其覆盖至少一个开口106h的至少一个内壁106w；在衬垫层108上形成覆盖层110，其中覆盖层110至少部分地延伸到至少一个开口106h中；并且用蚀刻液对覆盖层110、衬垫层108和牺牲层104进行湿化学蚀刻，其中蚀刻液对衬垫层108的蚀刻速率大于对覆盖层110的蚀刻速率。

在示例2中，根据示例1的方法可选地包括：湿化学蚀刻包括在从至少一个开口106h完全去除覆盖层110之前，从至少一个开口106h完全去除衬垫层108并且至少部分去除牺牲层104。

在示例3中，根据示例1或2的方法可选地包括：湿化学蚀刻包括从至少一个开口106h完全去除衬垫层108和覆盖层110，并且完全去除至少一个开口106h下方的区域中的牺牲层104。

在示例4中，根据示例1至3中任一项的方法可选地包括：湿化学蚀刻包括在第一层102和第二层106之间形成空腔104g，其中第一层102的表面部分102a和第二层106的表面部分106b被暴露。

在示例5中，根据示例1至4中任一项的方法可选地包括：形成衬垫层108，使得衬垫层108进一步在至少一个开口106h外部的区域中至少部分地设置在第二层106的上方，并且其中在衬垫层108的上方形成覆盖层110，使得覆盖层110在至少一个开口106h外部的区域中设置在衬垫层108的上方。

在示例6中，根据示例1至5中任一项的方法可选地包括：衬垫层108具有非掺杂的氧化物材料，优选为非掺杂的氧化硅；并且覆盖层110具有掺杂的氧化物材料，优选为掺杂的氧化硅。

在示例7中，根据示例1至6中任一项的方法可选地包括：覆盖层110具有磷掺杂的氧化物材料，优选为磷掺杂的氧化硅；或者覆盖层110具有掺杂硼和磷的氧化物材料，优选为掺杂硼和磷的氧化硅。

在示例8中，根据示例1至7中任一项的方法可选地包括：蚀刻液为基于氢氟酸的蚀刻液。

在示例9中，根据示例1至8中任一项的方法可选地包括：第一层102和/或第二层106具有优选为硅的半导体材料或者由其构成。

在示例10中，根据示例1至9中任一项的方法可选地包括：覆盖层110的层厚度大于内衬层108的层厚度。

在示例11中，根据示例1至10中任一项的方法可选地包括：第一层102具有单晶硅或由单晶硅构成，并且第二层106具有多晶硅或由多晶硅构成。

在示例12中，根据示例1至11中任一项的方法可选地包括：第二层106具有第一层片306a和设置在第一层片306a上的第二层片306b，其中第一层片306a具有氮化硅，并且其中第二层片306b具有半导体材料，优选为硅或多晶硅。

实施例13是一个微机电器件400，其具有：第一层102和设置在第一层102上的第二层106，其中在两个层102、106之间提供有空腔104g，并且其中第二层106具有接触区域100k；衬垫层108，其设置在第二层106上方的接触区域100k中，其中衬垫层108具有非掺杂的氧化物材料，并且其中衬垫层108具有小于50nm(例如小于40nm或小于30nm)的层厚度；覆盖层110，其设置在衬垫层108上方的接触区域100k中，其中覆盖层110具有掺杂的氧化物材料，并且其中覆盖层110的层厚度大于衬垫层108的层厚度，其中接触孔424穿过衬垫层108和覆盖层110延伸到第二层106，以接触第二层106的表面部分406a；导电的扩散阻挡层414，其盖住覆盖层110、接触孔424的侧壁110w、108w和第二层106的表面部分406a；和设置在扩散阻挡层414上的金属层416，以用于在接触区域100k中接触第二层106。

在示例14中，根据示例13的微机电器件400可选地包括：衬垫层108具有非掺杂的氧化硅，并且覆盖层110具有掺杂的氧化硅。

在示例15中，根据示例13或14的微机电器件400可选地包括：覆盖层110具有掺杂磷的氧化硅或者掺杂硼和磷的氧化硅。

在示例16中，根据示例13至15中任一项的微机电器件400可选地包括：第一层102和/或第二层106具有半导体材料，例如硅。

在示例17中，根据示例13至16中任一项的微机电器件400可选地包括：第一层102具有单晶硅，并且第二层106具有多晶硅。

在示例18中，根据示例13至17中任一项的微机电器件400可选地包括：第二层106具有第一层片306a和设置在第一层片306a上方的第二层片306b，其中第一层片306a具有氮化硅，并且其中第二层片306b具有半导体材料，优选为硅。

在示例19中，根据示例13至18中任一项的微机电器件400可选地包括：第一层106的表面部分和第二层106的表面部分在接触区域100k的外部暴露。显然，各个暴露的表面部分未被固体材料覆盖。

在示例20中，根据示例13至19中任一项的微机电器件400可选地包括：扩散阻挡层414具有钛和/或铂。

在示例21中，根据示例13至20中任一项的微机电器件400可选地包括：金属层416具有金。

在示例22中，根据示例13至21中任一项的微机电器件400可选地包括：衬垫层108具有大于5nm、例如大于10nm的层厚度。

在示例23中，根据示例13至22中任一项的微机电器件400可选地包括：覆盖层110具有在100nm至20μm的范围内的层厚度。

示例24是一种加工层106的方法，该方法包括：在层106中形成至少一个凹槽106h(例如盲孔或通孔)；以衬垫材料覆盖至少一个凹槽106h的内壁106w；然后，以另一材料填充至少一个凹槽106h的其余区域；借助于使用蚀刻液对衬垫材料的湿化学蚀刻，完全去除衬垫材料和另一材料，其中蚀刻液对衬垫材料的蚀刻速率大于对另一材料的蚀刻速率。

在示例25中，根据示例24的方法可选地包括：湿化学蚀刻在从至少一个凹槽106h完全去除另一材料之前，从至少一个凹槽106h完全去除衬垫材料。

在示例26中，根据示例24或25的方法可选地还包括：以衬垫材料至少部分地覆盖在至少一个凹部106h之外的层106的区域，并且以另一材料覆盖在至少一个凹部106h之外的层106的区域中的衬垫材料。

在示例27中，根据示例24至26中任一项的方法可选地包括：衬垫材料具有非掺杂的氧化物材料，优选为非掺杂的氧化硅；并且另一材料具有掺杂的氧化物材料，优选为掺杂的氧化硅。

在示例28中，根据示例24至27中任一项的方法可选地包括：另一材料具有磷掺杂的氧化物材料，优选为磷掺杂的氧化硅；或者另一材料具有掺杂硼和磷的氧化物材料，优选为掺杂硼和磷的氧化硅。

在示例29中，根据示例24至28中任一项的方法可选地包括：蚀刻液为基于氢氟酸的蚀刻液。

在示例30中，根据示例24至29中任一项的方法可选地包括：层106具有优选为硅或多晶硅的半导体材料或者由其构成。

在示例31中，根据示例24至30中任一项的方法可选地包括：以衬垫材料形成衬垫层108，并且以另一材料形成覆盖层110，其中覆盖层110的层厚度大于衬垫层108的层厚度。

在示例32中，根据示例24至31中任一项的方法可选地包括：层106具有第一层片306a和设置在第一层片306a上的第二层片306b，其中第一层片306a具有氮化硅，并且其中第二层片306b具有半导体材料，优选为硅。