用于制造微机电系统的方法与流程

相关申请的交叉引用

本申请要求根据35usc119(e)在2017年4月4日提交的申请序列号62/481,635的权益，其以全文引用的方式并入本文。

本发明涉及mems，更具体地涉及mems的晶圆键合。

背景技术：

微机电系统(mems)(例如，运动传感器、内部传感器和可移动镜)被广泛使用。众所周知，mems运动传感器可以是例如用于检测线性运动的加速度计或用于检测转速和角速度的陀螺仪。

先进的平面硅制造过程已经成为mems中的主要制造技术。双硅晶圆或三硅晶圆的直接键合已被认为是最有吸引力的封装技术。然而，在制造mems器件中涉及多个晶圆的集成且稳固的晶圆键合仍然是挑战。

技术实现要素：

根据本发明的一个实施方式，一种制造半导体器件的方法部分地包括：在第一半导体衬底的表面上生长第一氧化物层，在该氧化物层上形成绝缘材料的层，图案化并蚀刻绝缘材料和第一氧化物层以形成多个氧化物-绝缘体结构，并进一步暴露半导体衬底的表面，在半导体衬底的暴露表面中生长第二氧化物层，并去除第二氧化物层，由此形成腔，随后在其中形成半导体器件。

在一个实施方式中，该方法还部分地包括：在腔的暴露表面上生长第三氧化物层，并去除第三氧化物层，从而增加腔深度。可以重复在腔的暴露表面中生长氧化物并去除该氧化物的过程，直到腔深度达到预定值。在一个实施方式中，该方法还部分地包括：在腔中形成多个缓冲块。

在一些实施方式中，该方法还部分地包括：在腔中的半导体表面上形成氧化物层。在一些实施方式中，该方法还部分地包括：将第二半导体衬底的顶表面放置在第一半导体衬底上；以及键合第一半导体晶圆和第二半导体晶圆，以密封第一半导体衬底和第二半导体衬底之间的腔。

在一些实施方式中，该方法还部分地包括：减薄第一半导体衬底。在一些实施方式中，该方法还部分地包括：在第一半导体衬底和第二半导体衬底的外表面上形成氧化物层；在腔上方的第一半导体衬底中形成凹槽；以及用氧化物层填充凹槽以形成隔离接缝。

在一些实施方式中，该方法还部分地包括：在腔上方的氧化物层中形成接触开口。在一些实施方式中，该方法还部分地包括：在接触开口上形成屏蔽氧化物层。在一些实施方式中，该方法还部分地包括：通过屏蔽氧化物，将掺杂剂注入第一半导体衬底中。在一些实施方式中，该方法还部分地包括：去除屏蔽氧化物；在接触开口中并在邻近接触开口的氧化物层上沉积第一金属层；和在第一金属层的一部分上沉积第一钝化层。

在一些实施方式中，该方法还部分地包括：在第一半导体衬底中形成第一沟槽和第二沟槽；以及在第一半导体衬底的腔上方形成多个指状物。第一沟槽和第二沟槽部分地延伸到第二半导体衬底中。在一些实施方式中，该方法还部分地包括：形成邻近第一沟槽的第一沟道金属；以及形成邻近第二沟槽的第二沟道金属。

在一些实施方式中，该方法还部分地包括：在第三半导体衬底中形成多个凹部；切口切割第三半导体衬底。在一些实施方式中，该方法还部分地包括：在第三半导体衬底上形成第一金属层；以及图案化第一金属层。在一些实施方式中，该方法还部分地包括：在图案化的第一金属层上形成熔块层，以形成第一熔块键合柱和第二熔块键合柱。

在一些实施方式中，该方法还部分地包括：在形成于第三半导体衬底中的凹部中的至少一个中形成金属吸气剂。在一些实施方式中，该方法还部分地包括：在第一沟道金属和第一熔块键合柱之间形成第一接触；在第二沟道金属和第二熔块键合柱之间形成第二接触；以及在第一半导体衬底和第三半导体衬底之间执行熔块键合过程。在一些实施方式中，第一半导体衬底、第二半导体衬底和第三半导体衬底是硅衬底。在一些实施方式中，绝缘材料是氮化硅。在一些实施方式中，金属吸气剂包括钛。在一些实施方式中，不同于熔块键合的键合技术被用于将第三半导体衬底键合到装配的第一衬底和第二衬底。在一个实施方式中，半导体器件是mems器件，例如陀螺仪或加速度计。

附图说明

图1a是根据本发明的一个示例性实施方式的器件晶圆在其上形成多个层之后的横截面视图。

图1b是根据本发明的一个示例性实施方式的图1a的器件晶圆在执行图案化步骤和蚀刻步骤之后的横截面视图。

图1c是根据本发明的一个示例性实施方式的图1b的器件晶圆在热氧化过程之后的横截面视图。

图1d是根据本发明的一个示例性实施方式的图1c的器件晶圆在去除氧化物之后的横截面视图。

图1e是根据本发明的一个示例性实施方式的图1c的器件晶圆在去除氧化物层和氮化物层之后的横截面视图。

图1f是根据本发明的一个示例性实施方式的图1e的器件晶圆在其上形成并图案化氧化物和氮化物层之后的横截面视图。

图1g是根据本发明的一个示例性实施方式的图1f的器件晶圆在热氧化之后又去除氧化物和氮化物之后的横截面视图。

图2a是根据本发明的另一个示例性实施方式的图1a的器件晶圆在执行图案化步骤和蚀刻步骤之后的横截面视图。

图2b是根据本发明的一个示例性实施方式的图2a的器件晶圆在热氧化过程之后的横截面视图。

图2c是根据本发明的一个示例性实施方式的图2b的器件晶圆在去除生长的氧化物之后的横截面视图。

图3是根据本发明的一个示例性实施方式的图1g的器件晶圆在器件晶圆腔中形成氧化物层之后的横截面视图。

图4是根据本发明的一个示例性实施方式的图3的器件晶圆在其与第二半导体晶圆键合以形成器件-操作晶圆组件之后的横截面视图。

图5a是根据本发明的一个示例性实施方式的图4的器件-操作晶圆组件在热氧化过程之后的横截面视图。

图5b是根据本发明的一个示例性实施方式的图5a的器件-操作晶圆组件在氧化物中形成开口之后的横截面视图。

图5c是根据本发明的一个示例性实施方式的图5b的器件-操作晶圆组件在形成凹槽之后的横截面视图。

图5d是根据本发明的一个示例性实施方式的图5c的器件-操作晶圆组件在填充凹槽之后的横截面视图。

图6a是根据本发明的一个示例性实施方式的图5d的器件-操作晶圆组件在氧化物中形成开口并沉积屏蔽氧化物层之后的横截面视图。

图6b是根据本发明的一个示例性实施方式的图6a的器件-操作晶圆组件在掺杂剂注入步骤和去除屏蔽氧化物之后的横截面视图。

图6c是根据本发明的一个示例性实施方式的图6b的器件-操作晶圆组件在沉积和图案化第一金属层之后的横截面视图。

图7a是根据本发明的一个示例性实施方式的图6c的器件-操作晶圆组件在沉积和图案化第一钝化层之后的横截面视图。

图7b是根据本发明的一个示例性实施方式的图7a的器件-操作晶圆组件在去除位于下方的氧化物中的一些部分之后的横截面视图。

图8是根据本发明的一个示例性实施方式的图7b的器件-操作晶圆组件在沉积和图案化第二金属层之后的横截面视图。

图9a是根据本发明的一个示例性实施方式的图8的器件-操作晶圆组件在沉积第二钝化层之后的横截面视图。

图9b是根据本发明的一个示例性实施方式的图9a的器件-操作晶圆组件在图案化第二钝化层之后的横截面视图。

图10a是根据本发明的一个示例性实施方式的图9b的器件-操作晶圆组件在沉积和图案化光刻胶层之后的横截面视图。

图10b是根据本发明的一个示例性实施方式的图10a的器件-操作晶圆组件在多个蚀刻步骤之后的横截面视图。

图11是根据本发明的一个示例性实施方式的盖晶圆在其已被处理为包括在其上的多个结构之后的横截面视图。

图12是根据本发明的一个示例性实施方式的在图11的盖晶圆在其已经被处理为包括多个凹部之后的横截面视图。

图13是根据本发明的一个示例性实施方式的图12的盖晶圆在其上形成多个键合柱之后的横截面视图。

图14是根据本发明的一个示例性实施方式的图13的盖晶圆在凹部中的一个中形成金属吸气剂之后的横截面视图。

图15是根据本发明的一个示例性实施方式的图14的盖晶圆在其已经与图10b的器件-操作晶圆组件熔块键合之后的横截面视图。

具体实施方式

根据本发明的一个实施方式，在半导体衬底的腔中形成mems器件。为了形成腔，在一个实施方式中，在半导体表面上形成多个氧化物-氮化物结构，并且然后对其进行图案化和蚀刻以在一个或多个预定区域中暴露半导体表面。此后，执行一个或多个局部氧化和蚀刻步骤，使得形成预选深度的腔。

根据本发明的一个实施方式，通过在第一半导体晶圆(下文或称为器件晶圆，mems传感器被制造在其中)、第二半导体晶圆(下文或称为操作晶圆)和第三半导体晶圆(下文称为盖晶圆)之间应用晶圆键合，将mems器件(在本文中或称为传感器)气密地密封在腔中。根据本发明的一个示例性实施方式，下文描述通过三重晶圆键合(triplewaferbonding)形成mems传感器的处理步骤。

图1a是根据本发明的一个示例性实施方式的器件晶圆100的在其上形成多个层之后的横截面视图。器件晶圆100被示出为部分包括使用热氧化而生长的焊盘氧化物层105和形成在焊盘氧化物层105上的lpcvd(低压化学气相沉积)氮化物层110。

此后，使用常规的图案化步骤和蚀刻步骤对氧化物层105和lpcvd氮化物层110进行图案化和蚀刻，以形成结构120，结构120中的每个包括氧化物层105和氮化物层110，如图1b所示。此后，在热氧化过程期间，生长氧化物层125，如图1c所示。然后使用例如氢氟(hf)酸将氧化物层125剥掉，以形成图1d所示的器件结构。

接着，使用例如热磷蚀刻(hotphosphoricetch)将氮化物层110剥掉，并且使用hf酸去除焊盘氧化物层105，以形成图1e所示的器件结构。由于上述处理步骤，根据本发明的一方面，图1e所示的硅晶圆100包括硅缓冲块165。在一个实施方式中，缓冲块165可具有1.1μm的厚度。硅晶圆100还被示出为包括多个对齐标记160，其可以使用相同的上述图案化过程和蚀刻过程来形成。在一个实施方式中，缓冲块165用于控制和限制mems传感器的移动。

此后，在图1e的器件上生长焊盘氧化物层，并在生长的焊盘氧化物层上沉积lpcv层。使用常规的图案化步骤和蚀刻步骤来图案化和蚀刻焊盘氧化物层和lpcvd氮化物层以形成结构145，如图1f所示。在一个实施方式中，氮化物层是使用基于氟的反应性离子蚀刻(rie)来进行蚀刻的。每个结构145包括焊盘氧化物层130和lpcv氮化物层140。

此后，图1f的器件结构经历热氧化过程(未示出)，随后去除热生长的氧化物、lpcvd氮化物140和焊盘氧化物130，以形成在其中设置有缓冲块165的较深的腔150，如图1g所示。在一个实施方式中，腔150具有2.5μm的深度。

根据本发明的一些实施方式，如下文进一步所述，在腔中不形成缓冲块。在这样的实施方式中，使用常规的图案化步骤和蚀刻步骤来图案化和蚀刻如图1a所示的氧化物层105和lpcvd氮化物层110，以形成多个结构120，结构120中的每个包括氧化物层105和氮化物层110，如图2a所示。此后，在热氧化过程中，生长氧化物层125，如图2b所示。然后使用例如氢氟(hf)酸将氧化物层125剥掉，以形成如图2c所示的腔150。尽管未示出，但是应当理解，生长局部氧化物并蚀刻局部生长的氧化物的过程可以被重复多次，直到腔150达到期望的深度。本发明的以下描述是参照包括如图1e所示的缓冲块的腔进行的。但是，应当理解，本发明的实施方式同样适用于不包括缓冲块的腔。此外，尽管在附图中未详细示出，但是应当理解，根据本发明的实施方式的半导体mems器件(例如加速度计)形成在这样的腔中。

此后，在腔150中沉积(四乙氧基硅烷)teos氧化物层175并对其图案化以形成图3所示的器件结构。在一个实施方式中，teos氧化物层可以具有0.2μm的厚度。在另一个示例性实施方式(未示出)中，在对teos图案化和蚀刻之前，可以将具有例如50nm厚度的钛层沉积在teos氧化物层175上。因为钛反射红外光，所以这样的钛层可用于在后续处理阶段期间监控凹部深度或器件层厚度。

接着，图3所示的器件晶圆100和操作晶圆都经历常规的rca-1和rca-2清洁过程。在键合之前，还要对操作晶圆进行hf清洁。接着，如图4所示，通过使器件晶圆100的腔150面向操作晶圆200的顶表面，器件晶圆100和操作晶圆200直接彼此键合。然后，使用化学机械平坦化(cmp)过程将器件晶圆100平坦化并在其背侧面290上减薄。在一个实施方式中，在cmp过程之后，晶圆100具有25μm的厚度。在对齐过程中，使器件晶圆100的对齐标记160与操作晶圆200的对齐标记260对齐，还如图4所示。因此，形成在腔150中的mems器件被气密地密封。图4中所示的键合的器件晶圆100和操作晶圆200在本文中或被称为器件-操作晶圆组件300。

接着，如图5a所示，在热氧化过程期间，在器件-操作晶圆组件300的顶侧侧面和背侧面上生长热氧化物层310。使用图案化和反应性离子蚀刻(rie)步骤，如图5b所示，在腔150上的氧化物层310中形成开口315。

接着，在drie过程期间，如图5c所示，在器件晶圆100中于开口315处形成凹槽325。然后用氧化物填充凹槽325，以形成隔离接缝335，如图5d所示。随后，将氧化物层310进行平坦化。在一个实施方式中，氧化物层310在平坦化步骤之后的厚度为约1μm。尽管器件-操作晶圆组件300被示出为包括一个隔离接缝335，但是应当理解，其他实施方式可以包括多于一个的隔离接缝。

接着，如图6a所示，在器件晶圆100的氧化物层310中形成接触开口350(使用例如基于氟的rie)，并在所得的结构上沉积较薄的屏蔽氧化物层345。屏蔽氧化物层345的厚度通常小于氧化物层310的厚度。例如，在一个实施方式中，当氧化物层具有1.1μm的厚度时，屏蔽氧化物层345可以具有25nm的厚度。应当理解，图中所示的各种层和结构未按比例绘制。此后，硼离子通过屏蔽氧化物层345被注入到硅中。

接着，如图6b所示，使用例如缓冲氧化物蚀刻步骤(boe)执行牺牲氧化物蚀刻步骤，从而从接触开口350去除任何氧化物。此后，使用例如等离子体气相沉积(pvd)沉积金属(例如铝)层，并对其进行图案化，以形成金属走线(metaltrace)360，该金属走线360与位于开口350下方的掺硼的硅区域形成接触，如图6c所示。在一个实施方式中，金属走线360具有从0.1μm到0.5μm范围内的厚度。

接着，将钝化层(例如teos氧化物)沉积在图6c所示的器件-操作晶圆组件300上。在一个实施方式中，teos氧化物可具有约1微米的厚度并使用pecvd过程而被沉积。随后对钝化层进行图案化以形成钝化结构370，如图7a所示。接着，使用例如基于氟的rie过程，从未被钝化层370覆盖的区域中去除氧化物层310，从而形成沟槽凹槽(moattrench)开口380，如图7b所示。

为了形成第二金属层，在图7b所示的器件结构上形成第二钝化层400(例如teos)，并然后对其进行图案化。在一个实施方式中，这样的钝化层可以具有0.5μm的厚度。此后，沉积并图案化第二金属层420。在一个实施方式中，铝用作第二金属层，该第二金属层具有例如为0.7μm的厚度。图8示出了在对第二金属层图案化之后所得到的器件-操作晶圆组件300。如图8所示，第二金属层410的一部分被视为通过开口420与第一金属层360的一部分形成电接触。

接着，如图9a所示，另一钝化层450(例如teos，其可具有例如0.2μm的厚度)沉积在图8的器件-操作晶圆组件300上。在从375℃到450℃的温度范围内的烧结焙烤(sinterbake)过程被用来增强金属1铝和硅表面之间的接触开口350中的电连接。众所周知，快速热退火过程(rta)可以用来在金属-硅接触中实现相同的效果。

然后，使用例如rie蚀刻技术对钝化层450进行图案化和蚀刻，以形成开口510、520、530，如图9b所示，从而在这些开口处暴露器件晶圆100的表面。

接着，如图10a所示，施加光刻胶层并对其图案化以在开口520中形成多个光刻胶结构550。此后，使用例如rie蚀刻过程，去除设置在操作晶圆200的底表面上的氧化物层310以及氧化物层450，以及留在暴露的表面上的任何残留氧化物。此后，使用drie蚀刻过程，蚀刻暴露在开口520中的硅以及暴露在开口510和530中的硅。此后，去除光刻胶550，并执行线状蚀刻(stringeretch)步骤以蚀刻可能留在隔离接缝侧壁上的任何硅残留物。

接着，执行蒸气hf蚀刻步骤以去除腔150中的氧化物层175，从而形成图10b所示的器件-操作晶圆组件300。可以看出，图10b中所示的器件-操作晶圆组件300部分地包括：延伸到操作晶圆200中的沟槽(moats)610和620以及适于在mems传感器的各个区域之间提供电气隔离的多个硅指状物600。硅指状物600也可以用于驱动在图中未示出的mems传感器。邻近沟槽610定位的金属2层结构455在本文中可或被称为沟道金属。

如上所述，根据本发明的实施方式，第三晶圆(在本文中或被称为盖晶圆)用于与器件-操作晶圆组件300键合以密封mems器件，如下文进一步描述的。图11是根据本发明的一个示例性实施方式的盖晶圆800的在其已被处理为包括teos结构810和第一金属层结构820之后的横截面视图。teos结构810在晶圆背面上限定开口815，以用于稍后去除引线键合焊盘410上的盖晶圆硅部分，以便执行后续的切口切割(kerfcutting)，如下面进一步描述的。在一个实施方式中，teos结构810可具有0.6μm的厚度，并使用rie蚀刻技术进行图案化。在一个实施方式中，第一金属层结构820可以是厚度为0.7μm的铝结构，并且使用喷雾蚀刻技术对其进行图案化。

使用光刻胶涂覆和蚀刻步骤，如以上关于图10a和10b所示和所述的，蚀刻盖晶圆800以在其中形成多个凹部830、832、834、836和838。在一个实施方式中，凹部具有在6-7μm的范围内的的深度。接着，将盖晶圆800切口切割至例如80μm的深度，在这之后去除teos结构810。在另一个实施方式中，使用具有反射红外(ir)照明和照相机设置的切割锯来在盖晶圆背面上执行切口切割，以在盖晶圆的键合之后从引线键合焊盘上的区域去除硅。

根据一个实施方式，为了制备用于与图10b所示的器件-操作晶圆组件进行熔块键合(fritbonding)的盖晶圆800，如图13所示，在一个金属层810的表面上沉积熔块层850。在一个实施方式中，使用玻璃熔块丝网印刷和上釉来形成和养护(condition)熔块850(本文中也称为键合柱)的表面。在其他实施方式中，可以使用与熔块键合不同的技术来将盖晶圆与器件-操作晶圆组件键合。

如图14所示，还在凹部中的一个(例如，凹部834)的底表面上沉积金属(例如钛或金)层并对该金属层进行图案化，以形成金属吸气剂860。金属吸气剂860适用于吸收氮气、氧气或其他反应性气体，而不会与惰性气体(如氩气)相互作用，所述惰性气体用于在键合期间设置凹部内的压力。

接着，使图10b中所示的器件-操作晶圆组件300的表面与盖晶圆800的表面接触，以将熔块键合柱850定位成与沟道金属455接触，如图15所示。此后，在熔块键合过程期间，施加所需的热量和压力。可以压缩熔块850，以使其具有例如5微米的厚度。在熔融过程期间，任何过量的熔融玻璃都被挤入沟槽610和620中，以形成整平的封装。

本发明的上述实施方式是说明性的而非限制性的。本发明的实施方式不受mems器件的类型的限制。本发明的实施方式不受形成本文所述的各种层和结构所需的沉积、图案化、蚀刻和其他半导体处理的步骤的类型的限制。本发明的实施方式不限于本文描述的层的任何特定厚度。本发明的实施方式不限于上述材料/层。因此，应当理解，在上述各个层之间可以存在其他半导体材料。就本发明而言，其他增加、减少或修改是显而易见的，并且旨在落入所附权利要求的范围内。