一种垂直芯片电子封装及其制造方法

1.本发明涉及半导体技术领域，尤其涉及一种垂直芯片电子封装及其制造方法。


背景技术：

2.电子封装是将一个或多个电子元器件芯片相互电连接，然后封装在一个保护结构中，其目的是为电子芯片提供电连接、机械保护、化学腐蚀保护等。此保护结构的基板用于承载芯片和导入/导出电源和电信号。封装技术的发展趋势，就是要封装外形越来越小，功能越来越多，成本越来越低。对于某些电子产品，一个封装结构中至少一个垂直于封装基板安装的芯片是必须的，特别是对那些微传感器，如mems器件、磁传感器件、流量传感器、光传感器件，以及微型天线、发光器件、声波器件、光导器件等而言。
3.随着消费电子的市场逐渐扩大和移动电子产品的逐渐智能化，越来越多的传感器被采用；因此对传感器的要求也越来越高，特别是小型化、低成本和三维感应。三维感应传感器需要感应在x,y,z三个方向上对环境或动作变化。有些三维传感器可通过一个或几个平行放置的传感芯片完成三维感应功能，但有些三维传感器需要通过封装的方法将一个或几个芯片通过垂直于封装衬底封装在一个电子元件内以完成三维感应功能，如加速度计、陀螺仪、磁传感器、si麦克风等。然而，现有的垂直芯片电子封装结构中，垂直芯片与水平芯片之间均是通过金属线键合，工艺复杂、成本高，系统的整合度与效能低，且多个水平芯片的占用体积大，不利于芯片封装的小型化。


技术实现要素：

4.有鉴于此，本发明的目的是提供一种垂直芯片电子封装及其制造方法，使多个水平芯片堆叠封装，采用垂直互联的方式实现垂直芯片、水平芯片之间的多种互联关系，以简化封装工艺、降低成本低、提高系统的整合度与效能，并减小垂直芯片封装体积。
5.本发明通过以下技术手段解决上述技术问题：
6.一种垂直芯片电子封装，包括：
7.基板，具有第一表面和第二表面；
8.多个焊块，多个焊块形成于基板的第一表面上，用于电连接到外部电路；
9.第一垂直芯片和第二垂直芯片，第一垂直芯片和第二垂直芯片对称设置在基板的第二表面上；
10.多个水平芯片，多个水平芯片堆叠在基板的第二表面上，多个水平芯片位于第一垂直芯片和第二垂直芯片之间；
11.两块导电板，两块导电板分别固定在基板的第二表面上，两块导电板分别位于第一垂直芯片与多个水平芯片之间和第二垂直芯片与多个水平芯片之间，导电板由导电基片和绝缘片构成，导电基片与基板电性连接，绝缘片与第一垂直芯片、第二垂直芯贴合，导电板上设有贯穿导电基片和绝缘片的第一通孔，用于第一垂直芯片和第二垂直芯与导电基片的电性连接；
12.多个绝缘支架，用于安装水平芯片，绝缘支架由底板和形成于底板其中一个面上三条边缘的支撑块构成，支撑块的厚度和水平芯片的厚度相同，绝缘支架上相互平行的两个支撑块分别与两块导电板的导电基片贴合；
13.第二通孔、第三通孔、第四通孔、第五通孔和第六通孔，第二通孔水平设置在绝缘支架相互平行的两个支撑块上，第三通孔、第四通孔、第五通孔和第六通孔分别垂直设置在底板上，第五通孔和第六通孔均贯穿绝缘支架的底板、以及除相互平行的两个支撑块外的另一支撑块，底板远离支撑块的一面上设置有第一布线、第二布线、第三布线、第四布线和第五布线，第一布线连通第三通孔和第二通孔，用于第一垂直芯片与多个水平芯片之间的电性连接，第二布线连通第四通孔和第二通孔，用于第二垂直芯片与多个水平芯片之间的电性连接，第三布线连通第三通孔和第五通孔，用于第一垂直芯片与多个水平芯片之间、以及多个水平芯片之间的电性连接，第四布线连通第四通孔和第六通孔，用于第二垂直芯片与多个水平芯片之间、以及多个水平芯片之间的电性连接，第五布线连通绝缘支架两侧的第二通孔，用于第一垂直芯片和第二垂直芯之间的电性连接。
14.本发明通过绝缘支架和两块导电板的设计，能够在无需制作硅通孔的情况下将多个水平芯片堆叠在一起，并设置在两个垂直芯片之间，可实现各水平芯片之间的垂直互联、两个垂直芯片与多个水平芯片之间的垂直互联，以及两个垂直芯片之间的垂直互联等多种垂直互联方式，能够避免制作硅通孔过程中对芯片集成电路的破坏，封装工艺简单、成本低、系统的整合度与效能高，能够有效减小垂直芯片封装体积。
15.进一步，支撑块的厚度大于水平芯片的厚度，底板设置支撑块的一面上设有若干橡胶块，橡胶块的厚度加上水平芯片的厚度略大于支撑块的厚度，第三通孔和第四通孔均贯穿绝缘支架的底板和橡胶块。通过若干橡胶块能够使水平芯片与基板及相邻绝缘支架的底板之间接触更加紧密，防止水平芯片在制造、使用过程中发生位移；此外，若干橡胶块之间存在大量的缝隙，有利于水平芯片的散热。
16.进一步，导电基片为凸字形结构，绝缘片与导电基片贴合的一面设有与凸字形结构相匹配的插槽，凸字形结构插设在插槽中。通过凸字形结构与插槽的配合将导电基片固定在绝缘片上，无需采用其他方式进行连接，制造简单便捷。
17.进一步，导电基片的长度大于绝缘片的长度，基板上设有与导电基片端部相匹配的固定槽，当导电板固定在基板上时，绝缘片与基板固定连接，导电基片延伸出绝缘片的一端插入固定槽内。导电基片的长度大于绝缘片的长度，在制造过程中通过将导电基片延伸出绝缘片的一端插入固定槽内，既能够实现导电板的快速定位，又能增大导电基片与基板之间的接触面积，保证通电稳定性，能够提高系统的整合度与效能。
18.进一步，支撑块远离底板的一面上设有定位凸起，底板远离支撑块的一面上和基板的第二表面上设有与定位凸起相匹配的定位凹槽。通过定位凸起与定位凹槽的配合可以快速、精准地将多个水平芯片堆叠件层叠在一起，形成芯片堆叠结构，能够提高堆叠效率和精度，提高水平芯片堆叠结构的质量。
19.进一步，导电基片采用铜、钨、铝或多晶硅加工而成。
20.此外，本发明还提供了一种垂直芯片电子封装的制造方法，包括以下步骤：
21.s1、将其中一块导电板固定在基板的第二表面上；
22.s2、将第一垂直芯片与导电板的绝缘片贴合，再将第一垂直芯片固定在基板的第
二表面上；
23.s3、将其中一块水平芯片放入在绝缘支架上的三个支撑块之间，并将水平芯片和橡胶块通过导电胶粘接，形成水平芯片堆叠件，然后将绝缘支架开设第二通孔的一端与导电基片贴合，再将绝缘支架固定在基板的第二表面上；
24.s4、按照s3的步骤制备多个水平芯片堆叠件，然后将多个水平芯片堆叠件由下至上一次层叠在一起，并通过导电胶粘接，形成水平芯片堆叠结构；
25.s5、将另一块导电板固定在基板的第二表面上，并使导电板的导电基片与水平芯片堆叠结构开设第二通孔另一端贴合；
26.s6、将第二垂直芯片与s5中安装的导电板的绝缘片贴合，再将第二垂直芯片固定在基板的第二表面上；
27.s7、将多个焊块焊接到基板的第一表面上即可；
28.其中，第一通孔用于第一垂直芯片和第二垂直芯与导电基片的电性连接，第一布线、第三通孔和第二通孔用于第一垂直芯片与多个水平芯片之间的电性连接，第二布线、第四通孔和第二通孔，用于第二垂直芯片与多个水平芯片之间的电性连接，第三布线、第三通孔和第五通孔，用于第一垂直芯片与多个水平芯片之间、以及多个水平芯片之间的电性连接，第四布线、第四通孔和第六通孔，用于第二垂直芯片与多个水平芯片之间、以及多个水平芯片之间的电性连接，第五布线用于第一垂直芯片和第二垂直芯之间的电性连接。
29.本发明的有益效果：本发明能够在无需制作硅通孔的情况下将多个水平芯片堆叠在一起，并设置在两个垂直芯片之间，可实现各水平芯片之间的垂直互联、两个垂直芯片与多个水平芯片之间的垂直互联，以及两个垂直芯片之间的垂直互联等多种垂直互联方式，能够避免制作硅通孔过程中对水平芯片集成电路的破坏，封装制造工艺简单、成本低、散热效果好、系统的整合度与效能高，能够有效减小垂直芯片封装体积。
附图说明
30.图1是本发明的结构示意图；
31.图2中(a)是绝缘支架的主视图、(b)是绝缘支架板的侧视图、(c)是绝缘支架的俯视图、(d)是绝缘支架的结构示意图；
32.图3中(a)是导电板的主视图、(b)是导电板的侧视图、(c)是导电板的仰视图、(d)是导电板的结构示意图；
33.其中，基板1、第一表面101、第二表面102、焊块2、第一垂直芯片3、第二垂直芯片4、水平芯片5、导电板6、导电基片601、绝缘片602、第一通孔7、绝缘支架8、底板801、支撑块802、第二通孔9、第三通孔10、第四通孔11、第五通孔12、第六通孔13、第一布线14、第二布线15、第三布线16、第四布线17、第五布线18、橡胶块19、插槽20、固定槽21、定位凸起22、定位凹槽23。
具体实施方式
34.以下将结合实施例对本发明进行详细说明：
35.实施例一
36.如图1至图3所示，一种垂直芯片电子封装，包括：
37.基板1，具有第一表面101和第二表面102；
38.多个焊块2，多个焊块2形成于基板的第一表面101上，用于电连接到外部电路；
39.第一垂直芯片3和第二垂直芯片4，第一垂直芯片3和第二垂直芯片4对称设置在基板1的第二表面102上；
40.多个水平芯片5，多个水平芯片5堆叠在基板1的第二表面102上，多个水平芯片5位于第一垂直芯片3和第二垂直芯片4之间；
41.两块导电板6，两块导电板6分别固定在基板1的第二表面102上，两块导电板6分别位于第一垂直芯片3与多个水平芯片5之间和第二垂直芯片4与多个水平芯片5之间，导电板6由导电基片601和绝缘片602构成，导电基片601与基板1电性连接，绝缘片602与第一垂直芯片3、第二垂直芯4贴合，导电板6上设有贯穿导电基片601和绝缘片602的第一通孔7，用于第一垂直芯片3和第二垂直芯4与导电基片601的电性连接；
42.多个绝缘支架8，用于安装水平芯片5，绝缘支架8由底板801和形成于底板801其中一个面上三条边缘的支撑块802构成，支撑块802的厚度和水平芯片5的厚度相同，绝缘支架8上相互平行的两个支撑块802分别与两块导电板6的导电基片601贴合；
43.第二通孔9、第三通孔10、第四通孔11、第五通孔12和第六通孔13，第二通孔9水平设置在绝缘支架8相互平行的两个支撑块802上，第三通孔10、第四通孔11、第五通孔12和第六通孔13分别垂直设置在底板801上，第五通孔12和第六通孔13均贯穿绝缘支架8的底板801、以及除相互平行的两个支撑块802外的另一支撑块802，底板801远离支撑块802的一面上设置有第一布线14、第二布线15、第三布线16、第四布线17和第五布线18，第一布线14连通第三通孔10和第二通孔9，用于第一垂直芯片3与多个水平芯片5之间的电性连接，第二布线15连通第四通孔11和第二通孔9，用于第二垂直芯片4与多个水平芯5片之间的电性连接，第三布线16连通第三通孔10和第五通孔12，用于第一垂直芯片3与多个水平芯片5之间、以及多个水平芯片5之间的电性连接，第四布线17连通第四通孔11和第六通孔13，用于第二垂直芯片4与多个水平芯片5之间、以及多个水平芯片5之间的电性连接，第五布线18连通绝缘支架8两侧的第二通孔9，用于第一垂直芯片3和第二垂直芯4之间的电性连接。
44.支撑块802的厚度大于水平芯片5的厚度，底板801设置支撑块802的一面上设有若干橡胶块19，橡胶块19的厚度加上水平芯片5的厚度略大于支撑块802的厚度，第三通孔10和第四通孔11均贯穿绝缘支架8的底板801和橡胶块19。
45.导电基片601为凸字形结构，绝缘片602与导电基片601贴合的一面设有与凸字形结构相匹配的插槽20，凸字形结构插设在插槽20中。
46.导电基片601的长度大于绝缘片602的长度，基板1上设有与导电基片601端部相匹配的固定槽21，当导电板6固定在基板1上时，绝缘片602与基板1固定连接，导电基片601延伸出绝缘片602的一端插入固定槽21内。
47.支撑块802远离底板801的一面上设有定位凸起22，底板801远离支撑块802的一面上和基板1的第二表面102上设有与定位凸起22相匹配的定位凹槽23。
48.本实施例的垂直芯片电子封装，通过绝缘支架8和两块导电板6的设计，能够在无需制作硅通孔的情况下将多个水平芯片5堆叠在一起，并设置在第一垂直芯片3和第二垂直芯4之间，可实现各水平芯片5之间的垂直互联、第一垂直芯片3和第二垂直芯4与多个水平芯片5之间的垂直互联，以及第一垂直芯片3和第二垂直芯4之间的垂直互联等多种垂直互
联方式，能够避免制作硅通孔过程中对水平芯片5集成电路的破坏，封装制造工艺简单、成本低、散热效果好、系统的整合度与效能高，能够有效减小垂直芯片封装体积。
49.实施例二
50.一种垂直芯片电子封装的制造方法，包括以下步骤：
51.s1、将其中一块导电板6固定在基板1的第二表面102上；
52.s2、将第一垂直芯片3与导电板6的绝缘片602贴合，再将第一垂直芯片3固定在基板1的第二表面102上；
53.s3、将其中一块水平芯片5放入在绝缘支架8上的三个支撑块802之间，并将水平芯片5和橡胶块19通过导电胶粘接，形成水平芯片堆叠件，然后将绝缘支架8开设第二通孔9的一端与导电基片601贴合，再将绝缘支架8固定在基板1的第二表面上102；
54.s4、按照s3的步骤制备多个水平芯片堆叠件，然后将多个水平芯片堆叠件由下至上一次层叠在一起，并通过导电胶粘接，形成水平芯片堆叠结构；
55.s5、将另一块导电板6固定在基板1的第二表面102上，并使导电板6的导电基片601与水平芯片堆叠结构开设第二通孔9另一端贴合；
56.s6、将第二垂直芯片4与s5中安装的导电板6的绝缘片602贴合，再将第二垂直芯片4固定在基板1的第二表面102上；
57.s7、将多个焊块2焊接到基板1的第一表面101上即可；
58.其中，第一通孔7用于第一垂直芯片3和第二垂直芯4与导电基片601的电性连接，第一布线14、第三通孔10和第二通孔9用于第一垂直芯片3与多个水平芯片5之间的电性连接，第二布线15、第四通孔11和第二通孔9，用于第二垂直芯片4与多个水平芯片5之间的电性连接，第三布线16、第三通孔10和第五通孔12，用于第一垂直芯片3与多个水平芯片5之间、以及多个水平芯片5之间的电性连接，第四布线17、第四通孔11和第六通孔13，用于第二垂直芯片4与多个水平芯片5之间、以及多个水平芯片5之间的电性连接，第五布线18用于第一垂直芯片3和第二垂直芯4之间的电性连接。
59.本实施例的垂直芯片电子封装的制造方法工艺简单、制造成本低，能够有效提高垂直芯片电子封装结构的生产效率和成品率。
60.以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。