Mems器件制造方法
【技术领域】
[0001]本发明涉及半导体器件，尤其涉及MEMS (MEMS:Micro ElectroMechanicalSystems-微电子机械系统)器件及其制造方法。
【背景技术】
[0002]一般地说，MEMS器件是指将机械要素部件、传感器、致动器、电子电路集成化到一个硅衬底上的器件，作为目前销售的产品，包括打印机针头、压力传感器、加速度传感器、回转仪、DMD (投影仪)等。
[0003]主要部分利用半导体程序而制作，但因半导体集成电路以加工平面的程序制作，需形成立体形状，包括半导体集成电路的制作中不使用的牺牲层(sacrificial layer)蚀刻程序。该程序是使用牺牲层及结构物薄膜而在硅衬底上图案化结构物的模样并消除牺牲层而制作结构物的方法。作为这种固定下部电极或下部结构物与上部结构物之间的空间的牺牲层，一般使用硅胶或有机物即聚酰亚胺(Polyimide)。
【发明内容】
[0004](要解决的技术问题)
[0005]但是，这种以往的MEMS器件制作中，若将硅胶作为牺牲层时，虽然与氧化膜之间的蚀刻选择比优秀，但氮化膜或钨等金属之间的蚀刻选择比并不好，若将聚酰亚胺作为牺牲层，会含有大量不纯物，后续工艺时，主要使用低温进行的剥离(Lift off)方法而导致品质降低的问题。
[0006]本发明的目的在于，为了解决包括如所述的问题点的多个问题点，提供一种MEMS器件及制造方法，具有与多种种类的无机物之间的优秀的蚀刻选择比，能够按照器件而容易调整薄膜的厚度，在性能和模样方面，比以往的MEMS器件更优秀，还能活用以往的半导体工艺。但是，这种技术问题是例示性的，本发明的范围并不因此而受限。(解决问题的手段)
[0007]提供根据本发明的一观点的MEMS器件制造方法。所述MEMS器件制造方法，包括，如下步骤:形成下部结构物的步骤；作为牺牲层，在所述下部结构物上形成非晶碳薄膜的步骤；在所述非晶碳薄膜上形成绝缘支持层的步骤；在所述绝缘支持层上形成蚀刻保护膜，一次蚀刻所述绝缘支持层及所述非晶碳薄膜，贯通所述绝缘支持层及所述非晶碳薄膜而形成露出所述下部结构物的多个导通孔的步骤；在所述绝缘支持层上形成包括传感器结构的上部结构物的步骤；形成贯通所述绝缘支持层的至少一个贯通孔的步骤；及通过所述多个贯通孔消除全部所述非晶碳薄膜，使所述下部结构物与所述上部结构物相互隔离地布置的步骤。
[0008]根据所述制造方法，所述形成非晶碳薄膜的步骤可利用化学气相沉积(CVD)实现。
[0009]根据所述制造方法，所述消除非晶碳薄膜的步骤可包括干式蚀刻方式。进而，所述干式蚀刻方式可利用氧气O2等离子(Plasma)实现。
[0010]根据所述制造方法，所述形成上部结构物的步骤，还包括:在所述非晶碳薄膜上形成绝缘支持层的步骤。
[0011]根据所述制造方法，所述形成多个导通孔的步骤之后，还包括:在所述多个下部电极上形成多个金属锚而使其通过所述多个导通孔与所述多个下部电极连接的步骤。
[0012]根据所述制造方法，所述形成上部结构物的步骤，还包括:在所述绝缘支持层上形成吸收层的步骤。
[0013]根据所述制造方法，所述下部结构物，可包括:用于控制所述传感器结构的可读集成电路(ROIC) ο
[0014]根据所述制造方法，所述传感器结构可包括红外线传感器。
[0015]根据所述制造方法，所述贯通所述绝缘支持层及所述非晶碳薄膜而形成露出所述下部结构物的多个导通孔的步骤，可通过一次光刻工艺实现。(发明的效果)
[0016]根据如所述构成的本发明的一实施例能够呈现一种MEMS器件，与多种种类的无机物也具有优秀的蚀刻选择比，可按照器件而容易地调整薄膜的厚度，在性能和模样方面，比以往的MEMS器件优秀，能够活用以往的半导体工艺。当然，本发明的范围并不限定于这种效果。
【附图说明】
[0017]图1至图6是概略性地图示根据本发明的一实施例的MEMS器件及其制造方法的剖面图。
[0018]图7是概略性地图示根据本发明的另一实施例而制造的MEMS器件的剖面图。
[0019]图8至图11是图示根据本发明的另一实施例的MEMS器件的制造方法的剖面图。
【具体实施方式】
[0020]下面，参照附图详细说明本发明的实施例。但是，本发明并不受到以下公开的实施例的限制，能够被呈现为不同的多种形态，以下实施例只是为了本发明公开完整，向具有一般知识的人完整地告知本发明的范畴。并且，为了说明的便利，有可能扩大或缩小附图中构成要素的大小。
[0021]图1至图6是概略性地图示根据本发明的一实施例的MEMS器件及其制造方法的剖面图。
[0022]参照图1，可提供下部结构物12。例如，下部结构物12可包括适当的逻辑回路，例如可读集成电路(Read Out Integrated Circuit ;R0IC)。可读集成电路通过在基板上形成CMOS元件而制造。进而，下部结构物12还可包括:基板上的绝缘层15及绝缘层15上的下部电极14b及反射层14c。
[0023]下部电极14b可用于电气性地连接逻辑回路内的回路元件与传感器元件。下部电极14b可在绝缘层15上突出地形成或在绝缘层15内形成沟槽图案后用金属层填埋而形成。反射层14c可用于反射入射到下部结构物12的光线。尤其，若使用在绝缘层15内形成沟槽图案后用金属层填埋而实现下部电极14b及反射层14c的镶嵌方法，后述的非晶碳薄膜根据化学气相沉积而形成时，在展平方面非常有利。
[0024]参照图2，可在下部结构物12上形成牺牲层16。牺牲层16用于在下部结构物12上支撑后述的上部结构物(图6的23)，但最终可消除至少一部分或全部。例如，牺牲层16可包括非晶碳薄膜。
[0025]例如，这种牺牲层16可利用化学气相沉积(Chemical Vapor Deposit1n ;CVD)而形成。非晶碳薄膜16可根据多种技术而蒸镀，但因成本效益及膜特性可调整性，可使用等离子强化化学气相蒸镀(plasmaen hanced CVD ；PECVD)法等。等离子强化化学气相沉积中，可向运载气体(carrier gas)内导入包括液状或气状碳化氢气的物质及向腔室内导入作为等离子开始气体的氦及氩等。等离子被散播到腔室内而生成滤气的CH-自由基，滤气的CH-自由基化学性地约束到位于腔室内的基板表面而在基板的表面上形成a-C:H膜。本发明的一实施例中，如上述，可使用在绝缘层15内形成沟槽图案后用金属层填埋而实现下部电极14b及反射层14c的镶嵌方法，这时，由非晶碳薄膜构成的牺牲层16无需实施如CMP的另外的展平工艺。若在不平坦的下部金属结构物上蒸镀非晶碳薄膜并通过CMP展平非晶碳薄膜，因金属与非晶碳薄膜之间的黏着力不好，可产生剥落(peeling)。
[0026]因此，这种牺牲层16的形成工艺与半导体元件的金属配线工艺等后工艺(back-end process)可并存。即，牺牲层16可利用不是MEMS工艺的以往半导体元件制造时利用的后工艺而形成。因此，下部结构物12形成之后，直接适用以往半导体后工艺中适用的大部分的工艺技术而进行牺牲层16及之后的金属工艺，从而能够降低制造成本并易于大量生产。
[0027]相反，若使用聚酰亚胺等材料形成牺牲层16，因水分的再吸收等问题，在后续的金属蒸镀工艺中因不易适用高温工艺而要使用不是CVD方式的剥离(Lift off)方式蒸镀金属。这时，阶梯覆盖不优秀，金属的内部会存留大量不纯物。
[0028]但是，该实施例中，可在中温范围，约200°C至600°C中使用CVD法而以非晶碳薄膜形成牺牲层16。这时，之后能够利用CVD法执行金属蒸镀工艺。CVD法的阶梯覆盖(StepCoverage)优秀，在配线的模样和电气特性方面优秀，可提高金属蒸镀工艺的可靠性。
[0029]另外，考虑到下部结构物12与上部结构物的隔离距离及之后的消除负担，可适当地选择牺牲层16的厚度。例如，如该实施例的MEMS结