包括不同受控压力下的多个腔的cmos-mems集成装置以及制造方法

文档序号:9720012
包括不同受控压力下的多个腔的cmos-mems集成装置以及制造方法
【专利说明】包括不同受控压力下的多个腔的CMOS-MEMS集成装置以及制造方法
相关申请的交叉应用
[0001]本申请根据35USC 119(e)要求保护在2014年10月7号提交并且题目为“使用MEMS惯性传感器和致动器上的除气源层以及除气阻挡层以控制腔压力的方法(METHOD TOCONTROL CAVITY PRESSURE BY USING OUTGASSING SOURCE LAYER AND 0UTGASSING BARRIERLAYER ON MEMS INERTIAL SENSOR AND ACTUATOR) ” 的美国临时专利申请号 62/061,062 的权益,并且该临时专利申请是在2012年6月27日提交的、题目为“用于带有多个保持在不同压力下的密封腔的CM0S-MEMS集成装置的方法(METHODS FOR CMOS-MEMS INTEGRATEDDEVICES WITH MULTIPLE SEALED CAVITIES MAINTAINED AT VAR1US PRESSURES) ” 的美国临时专利号13/535,180的部分接续申请案,所有这些申请都是通过引用其全部而在此结合的。
发明领域
[0002]本发明总体上涉及CM0S-MEMS集成装置并且更具体而言涉及包括多个闭合空间的CM0S-MEMS集成装置,这些闭合空间各自维持不同的受控压力。
背景
[0003]在一个单一 CM0S-MEMS集成装置中实施多个传感器的挑战之一是在该芯片中提供多个闭合空间压力以便独立地优化每个传感器各自的性能。例如,加速度计可能需要高的闭合空间压力以便更好地抵抗声振动,而相同CM0S-MEMS集成装置上的陀螺仪则可能需要较低的闭合空间压力。本发明针对此类需求。
概述
[0004]披露了一种集成MEMS装置以及一种制造方法。在第一方面,该集成MEMS装置包括第一基底和第二基底。该第一和第二基底被接合在一起并且在其间具有至少两个闭合空间。该第一和第二基底之一包括一个除气源层和一个除气阻挡层以便调节这至少两个闭合空间内的压力。
[0005]在第二方面,该方法包括在基底上沉积并且构图一个除气源层和一个第一除气阻挡层,从而产生两个截面。在这两个截面中的一者中,该除气源层的顶表面没有被该除气阻挡层所覆盖,并且在这两个截面中的另一者中,该除气源层被封装在该除气阻挡层中。该方法还包括保形地沉积一个第二除气阻挡层并且蚀刻该第二除气阻挡层,以便在该除气源层的侧壁上留下该第二除气阻挡层的间隙。
附图的简要说明
[0006]图1A-1C展示了 CMOS晶片的备制过程以提供除气功能。
[0007]图2A展示了第一过程的第一实施例的其余步骤。
[0008]图2B展示了根据第一实施例而形成的接合到CMOS晶片上的一个MEMS装置。
[0009]图3A展示了第一过程的第二实施例的其余步骤。
[0010]图3B展示了根据第二实施例而形成的接合到CMOS晶片上的一个MEMS装置。
[0011]图4A-4E展示了该CMOS晶片的一个替代实现方式的流程图,该CMOS晶片利用除气阻挡层选择性地覆盖该除气源层。
[0012]图5A和5B分别展示了图2A-2B以及图3A-3B的流程图的替代实施例。
[0013]图6展示了图4A-4E的流程图的一个替代实施例。
[0014]图7展示了在该集成CMOS-MEMS装置的MEMS晶片内提供该除气层以提供除气功會泛。
详细说明
[0015]本发明总体上涉及CMOS-MEMS集成装置并且更具体而言涉及包括多个闭合空间的CMOS-MEMS集成装置,这些闭合空间各自维持不同的受控压力。呈现以下说明以使得本领域的普通技术人员能够制造并且使用本发明并且以下说明是在专利申请及其要求的背景下提供。优选实施例的各种变更以及此处所述的一般原理和特征对本领域的技术人员而言是显而易见的。因此,根据本发明的方法和系统并不旨在受限于所示出的实施例而旨在与此处所述的原理和特征相一致的最大范围一致。
[0016]在所述的实施例中,微机电系统(MEMS)指的是使用类似半导体的过程制造并且展示机械特征(例如移动或变形能力)的一类结构或装置。MEMS通常但不是总是与电信号相互作用。MEMS装置包括但不限于陀螺仪、加速度计、磁力仪、压力传感器以及射频部件。包含MEMS结构的硅晶片被称为MEMS晶片。
[0017]在所述的实施例中,MEMS装置可以指被实施成一个微机电系统的半导体装置。MEMS结构可以是指一个较大MEMS装置的一部分的任何特征。工程设计的绝缘体上硅(ES0I)晶片可以指在该硅片装置层或基底下带有多个腔的S0I晶片。处理晶片典型地指绝缘体上硅晶片中被用作较薄硅片装置基底载体的较厚基底。处理基底与处理晶片可以相互交换。
[0018]在所述的实施例中,一个腔可以指基底晶片中的一个开口或凹陷并且闭合空间可以指一个完整的密封的空间。接合室可以是一件接合装置的一个发生晶片接合过程的闭合空间。接合室中的气氛决定了密封在所接合的晶片中的气氛。
[0019]此外,根据本发明的系统和方法描述了一类RF MEMS装置、传感器以及致动器,包括但不限于开关、谐振器以及可调谐电容器,这些装置是密封的并且被接合到集成电路上,这些集成电路可以使用电容传感、静电、磁性或压电致动。
[0020]为了实现包括CMOS晶片的CMOS-MEMS集成装置内的多个闭合空间的压力,其中每个闭合空间内的闭合空间压力之间存在实质上的不同,已经尝试在CMOS晶片中使用除气源和除气阻挡层。在需要高压力的闭合空间中,除气源层应被尽可能地暴露;对于需要低压力的闭合空间,除气源层应尽可能地被封装在除气阻挡层内。在一个实施例中,一个密封的闭合空间中的压力可以比另一个密封的闭合空间中的压力大50%。
[0021]下述过程提供了 CM0S-MEMS集成装置的制造过程,该制造过程利用共晶晶片键合以便在该MEMS与CMOS晶片之间产生一个密封的闭合空间并且以便在该MEMS装置与CMOS电路之间产生电互连。根据本发明的方法和系统提供了在操作中需要不同操作压力或环境气体的两个或更多个MEMS装置的集成。例如,典型地需要低并且稳定压力的MEMS陀螺仪可以与需要较高操作压力的惯性传感器(例如加速度计)集成在一起。
[0022]在一个或多个实施例中,根据本方面的方法和系统提供了将多装置集成到一个集成CMOS-MEMS,以便产生用于多装置的多个环境。它进一步提供了用于该被密闭的MEMS装置和任选地封盖层到该闭合空间的MEMS结构外侧和CMOS晶片的电互连装置。根据本方面的方法,在一个或多个实施例中,在一个或多个方案中,提供了用于将第二密封的闭合空间沿该主要的密封的闭合空间进行集成的方法。
[0023]以下提供了多个可用于根据本发明的方法和系统的方案,在一个或多个实施例中,从而提供了将此类装置集成到一个集成CMOS-MEMS以产生多环境装置。在所述的实施例中,CMOS晶片可以被任何合适的封盖晶片或基底所替代。
[0024]对每个实施例而言,应理解的是MEMS结构包括一个MEMS晶片。一个MEMS晶片包括接合到一个器件晶片上的、带有多个腔的处理晶片,这是通过布置在该处理晶片与器件晶片之间的介电层。该器件晶片的接合和该器件晶片随后的薄化产生了该过程的一个中间阶段,被称为工程设计的绝缘体上硅晶片,其中该处理晶片中的腔通过该器件晶片的一个层来密封。该MEMS晶片还包括该器件晶片的悬在该处理晶片中的腔上方的一个可移动部分。该MEMS晶片包括多个支架,这些支架由该器件晶片选择性移除的区域所限定以产生该器件层的凸起或支架。
[0025]然后一种锗材料被布置在这些支架上并且将被用来通过铝对锗的接合而将CMOS晶片附接到该MEMS晶片上。该MEMS晶片在接合之前还包括该器件晶片的悬在该处理晶片中的腔上方的一个可移动部分。这些部分典型地是由光刻掩蔽和蚀刻步骤来限定的。
从该CMOS晶片除气
[0026]图1A-1C展示了 CMOS晶片的备制过程以提供一个除气功能。图1A展示了一个装置100,该装置包括一个除气源层,该除气源层被一个CMOS晶片上的除气阻挡层所覆盖以根据第一过程调节压力。本实施例中的装置100包括一个金属间介电层101、布置在该金属间介电层101上的一个接合层102、布置在该接合层102上的一个除气源层103以及布置在该除气源层103上的一个第一除气阻挡层104。在一个实施例中,该金属间层101包括例如一种介电材料(例如氧化物)。在一个实施例中,该接合层102包括例如铝。在一个实施例中,该除气源层103包括例如一种氧化物。在一个实施例中,该除气阻挡层104包括例如氮化娃。
[0027]在本实施例中,例如在图1B中,该CMOS晶片100的左侧区域90可以支持在其内用于传感器精度的高闭合空间压力并且该CMOS晶片的右侧区域92可以要求比其内用于传感器精度的区域90低的压力。图1A示出了该接合层102在该CMOS晶片100中的金属间介电层101顶部的构图。然后除气源层103和该第一除气阻挡层104相继被布置。
[0028]图1B展示了在该除气源层103构图并且该第一除气阻挡层104使用两个掩模后的CMOS晶片100,从而产生两个截面,包括:仅有除气源层103、除气源层103与该第一除气源层104的堆叠。图1C展示了用第二除气阻挡层105保形地涂覆该CMOS晶片100。在该第二除气阻挡层105的保形涂覆之后,可以使用流程图的两个不同实施例以提供用于该MEMS-CM0S集成装置的成品CMOS晶片。
[0029]图2A展示了第一流程图,其中该第二除气阻挡层105被全蚀刻,从而在侧壁上留下该第二除气阻挡层104的间隔。该区域90包括一个暴露的除气源层103,而该区域92被该第一除气阻挡层104和该第二除气阻挡层105所封装。在本实施例中,W1代表侧壁上该第二除气阻挡层105的厚度并且W2代表当与MEMS装置联接时的接合焊盘尺寸。
[0030]图2B示出了通过将一个MEMS晶片110接合到该CMOS晶片100上而形成的一个MEMS结构200。在所述的实施例中,接合可以是如在转让给本申请的申请人的、2005年3月18日提交的、现已作为美国专利号7,442,570授权的并且题为“在晶片封装环境下制造AI/Ge接合的方法及由此而产生的产品(Method of Fabricat1n of AI/Ge Bonding ina Wafer Packaging Environment and a P
再多了解一些
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1