一种系统级mems单载体芯片封装件的制作方法
【技术领域】
[0001]本实用新型属于半导体制造技术领域，涉及一种系统级单载体MEMS封装件。
【背景技术】
[0002]传统的系统级封装(System in Package,简称SiP，以下同。)即芯片级封装，大多数采用基板材料作为承载体，由于基板材料是采用多层聚合材料，便于埋层和内部及表面布线，方便无源元件的贴装及与线路连接。但基板相对于引线框架来说，不仅材料成本高，厚度大，而且，需要投资价格高昂的贴片机，加上贴片元件本身体积大，不能满足小型化、多功能、高密度集成的系统级(SiP型)MEMS封装的需要。
【发明内容】
[0003]本实用新型的目的是提供一种系统级单载体MEMS封装件，满足小型化、多功能、高密度集成的系统级(SiP型)MEMS封装的需要。
[0004]为实现上述目的，本实用新型所采用的技术方案是:一种系统级单载体MEMS封装件，包括载体，载体与引线框架相连的两个侧壁分别设有连接筋，每条连接筋与载体的连接处设有锁胶孔；载体另外两个侧壁上均设有凸台和凹坑，同一侧壁上的凸台和凹坑间隔设置，形成锯齿形侧壁，载体一个侧壁上的凸台和另一个侧壁上的凸台对称设置，载体一个侧壁上的凹坑和另一个侧壁上的凹坑对称设置；载体上分别粘贴有MEMS芯片、ASIC芯片、陶瓷厚膜电阻和陶瓷厚膜电容；陶瓷厚膜电容的一个焊盘与MEMS芯片的一个焊盘相连，陶瓷厚膜电容的第二个焊盘与ASIC芯片的一个焊盘相连，陶瓷厚膜电容的第三个焊盘与一个内引脚相连；陶瓷厚膜电阻的一个焊盘与MEMS芯片的另一个焊盘相连，陶瓷厚膜电阻的第二个焊盘与另一个内引脚相连，陶瓷厚膜电阻的第三个焊盘分别与ASIC芯片的另一个焊盘和第三个内引脚相连，ASIC芯片的第三个焊盘与MEMS芯片的第三个焊盘相连，ASIC芯片的第四个焊盘与MEMS芯片的第四个焊盘相连，ASIC芯片上其余的焊盘和MEMS芯片上其余的焊盘分别与其余的内引脚相连，且一个焊盘与一个内引脚相连；载体上塑封有塑封体，载体、MEMS芯片、陶瓷厚膜电阻、ASIC芯片、陶瓷厚膜电容、内引脚的一端均塑封于塑封体内，内引脚与位于塑封体外的外引脚相连接。
[0005]本实用新型单载体MEMS封装件采用铜合金引线框架作为承载体材料，无源元件采用微细熔覆的厚膜电阻(超薄瓷片上的激光调阻)。根据需要定制陶瓷片，设计与制作厚膜电阻和厚膜电容，激光划片后，可如同芯片一样通过粘片胶或胶膜片粘接在引线框架载体上，通过焊线实现互连。是一种较低成本的系统级封装，满足小型化、多功能、高密度集成的SiP型单载体MEMS封装件。
【附图说明】
[0006]图1是本实用新型单载体MEMS封装件中第一种平面封装的示意图。
[0007]图2是图1的剖面示意图。
[0008]图3是本实用新型单载体MEMS封装件中第二种平面封装的示意图。
[0009]图4是图3的剖面示意图。
[0010]图5是本实用新型单载体MEMS封装件中第一种堆叠封装的示意图。
[0011]图6是图5的剖面示意图。
[0012]图7是本实用新型单载体MEMS封装件中第二种堆叠封装的示意图。
[0013]图8是图7的剖面示意图。
[0014]图中:1.载体，2.锁胶孔，3.MEMS芯片，4.凸台，5.陶瓷厚膜电阻，6.内引脚，7.ASIC芯片，8.陶瓷厚膜电容，9.凹坑，10.塑封体，11.外引脚，12.连接筋，13.VGA放大器芯片，14.Flash芯片，15.第一键合线，16.第二键合线，17.第三键合线，18.第四键合线，19.第五键合线，20.第六键合线，21.第七键合线，22.第八键合线，23.第九键合线，24.第十键合线，25.第^^一键合线，26.第十二键合线，27.第十三键合线，28.第^^一键合线。
【具体实施方式】
[0015]下面结合附图和【具体实施方式】对本实用新型进行详细说明。
[0016]如图1和图2所示，本实用新型单载体MEMS封装件中的第一种平面封装，包括载体1，载体1与引线框架相连的两个侧壁分别设有连接筋12，每条连接筋12与载体1的连接处设有椭圆形的锁胶孔2 ;载体1另外两个侧壁上均设有凸台4和凹坑9，同一侧壁上的凸台4和凹坑9间隔设置，形成锯齿形侧壁，载体1 一个侧壁上的凸台4和另一个侧壁上的凸台4相对于载体1的中心线对称设置，载体1 一个侧壁上的凹坑9和另一个侧壁上的凹坑9相对于载体1的中心线对称设置；载体1上、沿两条连接筋12的连线方向分别粘贴有MEMS芯片3和ASIC芯片7 ;载体1上、沿两个锯齿形侧壁的连线方向分别粘贴有陶瓷厚膜电阻5和陶瓷厚膜电容8 ;陶瓷厚膜电容8的一个焊盘与MEMS芯片3的一个焊盘相连，形成第七键合线21，陶瓷厚膜电容8的第二个焊盘与ASIC芯片7的一个焊盘相连，形成第九键合线23，陶瓷厚膜电容8的第三个焊盘与一个内引脚6相连，形成第五键合线19 ;陶瓷厚膜电阻5的一个焊盘与MEMS芯片3的另一个焊盘相连，形成第八键合线22，陶瓷厚膜电阻5的第二个焊盘与另一个内引脚6相连，形成第六键合线20，陶瓷厚膜电阻5的第三个焊盘与ASIC芯片7的另一个焊盘相连，形成第十键合线24 ;ASIC芯片7的焊盘与MEMS芯片3的焊盘相连，形成第十键合线25，ASIC芯片7的焊盘与另一个内引脚6相连，形成第二键合线16 ;载体1上塑封有塑封体10，载体1、MEMS芯片3、陶瓷厚膜电阻5、ASIC芯片7、陶瓷厚膜电容8、内引脚6和所有的键合线均塑封于塑封体10内，内引脚6与位于塑封体10外的外引脚11相连接。
[0017]如图3和图4所示，本实用新型单载体MEMS封装件中的第二种平面封装，包括载体1，载体1与引线框架相连的两个侧壁上分别设有连接筋12，每条连接筋12与载体1的连接处设有椭圆形的锁胶孔2 ;载体1另外两个侧壁上均设有凸台4和凹坑9，同一侧壁上的凸台4和凹坑9间隔设置，形成锯齿形侧壁，载体1 一个侧壁上的凸台4和另一个侧壁上的凸台4相对于载体1的中心线对称设置，载体1 一个侧壁上的凹坑9和另一个侧壁上的凹坑9相对于载体1的中心线对称设置；载体1上、沿两个锯齿形侧壁的连线方向并排设有MEMS芯片3和陶瓷厚膜电阻5，载体1上、沿两个锯齿形侧壁的连线方向并排设有陶瓷电容厚膜8和ASIC芯片7 ；MEMS芯片3和ASIC芯片7对角设置，陶瓷厚膜电阻5和陶瓷厚膜电容8对角设置；陶瓷厚膜电阻5的一个焊盘与一个内引脚6相连，形成第六键合线20，陶瓷厚膜电阻5的第二个焊盘与MEMS芯片3的一个焊盘相连，形成第八键合线22，陶瓷厚膜电阻5的第三个焊盘与ASIC芯片7上的一个焊盘相连，形成第十键合线24 ;ASIC芯片7上的第二个焊盘与MEMS芯片3上的第二个焊盘相连，形成第i^一键合线25，MEMS芯片3上的第三个焊盘与陶瓷厚膜电容8上的一个焊盘相连，形成第七键合线21，陶瓷厚膜电容8上的第二个焊盘与ASIC芯片7上的第三个焊盘相连，形成第九键合线23，陶瓷厚膜电容8上的第三个焊盘与内引脚6相连，形成第五键合线19 ;载体1上塑封有塑封体10，载体1、MEMS芯片3、陶瓷厚膜电阻5、ASIC芯片7、陶瓷厚膜电容8、内引脚6和所有的键合线均塑封于塑封体10内，内引脚6与位于塑封体10外的外引脚11相连接。
[0018]如图5和图6所示，本实用新型单载体MEMS封装件中的第一种堆叠封装，该第一种堆叠封装的结构与单载体MEMS封装件中的第二种平面封装的结构基本相同。两者之间的区别在于:第一种堆叠封装中，MEMS芯片3上粘贴有VGA放大器芯片13，VGA放大器芯片13上的三个焊盘与三个内引脚6相连，形成第三键合线17，VGA放大器芯片13上的其余焊盘分别与MEMS芯片3上的焊盘相连，形成第十二键合线26 ;VGA放大器芯片13和所有的焊线均封装于塑封体10内。
[0019]如图7和图8所示，本实用新型单载体MEMS封装件中的第二种堆叠封装，该第二种堆叠封装的结构与单载体MEMS封装件中的第一种堆叠封装的结构基本相同。两者之间的区别在于:ASIC芯片7上粘贴有Flash芯片14，Flash芯片14上的一个焊盘与MEMS芯片3上的一个焊盘相连，形成第十三键合线27，Flash芯片14上的第二个焊盘与ASIC芯片7的焊盘连接，形成第十四键合线28 ；Flash芯片14上的第三个焊盘与第五个内引脚6相连形成第四键合线18，Flash芯片14上的第二个焊盘与ASIC芯片7的焊盘连接，形成第十四键合线28 ;Flash芯片14上的第三个焊盘与第五个内引脚6相连形成第四键合线18 ;Flash芯片14和所有的焊线均封装于塑封体10内。
[0020]本实用新型单载体MEMS封装件采用铜合金引线框架作为承载体材料，无源元件采用微细熔覆的厚膜电阻(超薄瓷片上的激光调阻)，采用激光厚膜工艺在厚度0.3mm?0.5mm的陶瓷片上，制作高精度陶瓷厚膜电容和高精度陶瓷厚膜电阻。激光划片后，可如同芯片一样通过粘片胶或胶膜片粘接在引线框架载体上，通过焊线实现互连。
[0021]本封装件首先设计适用CSP封装的多排(至少为8排)矩阵式高密度集成的系统级(SiP型)单载体MEMS封装的定制引线框架，该引线框架尺寸为259.00mmX 79.00mm,并根据封装件的尺寸最优化设计框架的排数和封装单元数，单载体上有多个凸台(多4)和多个凹坑(多3)，载体与引线框架边框的