专利名称：增量编码器的制作方法
在数字位移测量领域，本发明属于一种增量编码器，与此相关的现有技术基本上都采用类似下面的工作原理在由非磁性材料制作的编码板上涂敷磁性材料，并以等距间隔S在编码板上制作可识别的磁性标记。以S的四分之一为间隔在测量方向上安排两个敏感元件，使它们的输出信号形成90度的相位差，这两路信号分别被称为计数与方向脉冲，如
图1所示。由于在一个周期之内模拟信号与进、退位移变化方向一致的区域具有唯一性，所以，其工作原理是利用单稳触发器在这唯一的区域中各选一点，即计数脉冲由低到高跳变时读取信息。这样前进时肯定在计数脉冲的前沿取信息，而此处的方向脉冲处于低电位，据此产生加脉冲，反之则在后沿，方向脉冲处于高电位，据此产生减脉冲，如图1(b)虚线处所示。简单地说它是利用方向道上的0、1信息把分别属于计数脉冲的前沿与后沿跳变标识出来，并依此确认一切相关事宜。根据现有方案两路敏感脉冲宽度相等，中心线位置错开半个脉冲宽度，并部分重叠的特征称其为“错位重叠增量编码器”，简称错位方案。详细内容请参阅科技书籍《数字式传感器》P40～44,81年，国防工业出版社，《伺服控制系统中的传感器》P183～184,98年，机械工业出版社。
现有理论总是根据计数与方向两路脉冲信号谁超前谁来说明增量计数原理，可是有关的电路中又没有“认定”相位为多少的部分，所以，是否正确很值得怀疑。针对这种情况上面采取了变通作法，即根据逻辑电路“反推”其工作原理。
错位方案主要存在以下三个缺陷第一错位方案在一个计数步长之内确实选择了唯一的“一点”提取计数信息，并且能够确认它属于计数脉冲的前沿还是后沿，似乎很“圆满”了，但是，当敏感头连续、重复地进入某一计数位置时，即出现下列两种情况，再如何自圆其说可就成了问题a．如果敏感元件围绕着某个脉冲跳变位置，做小于一个计数步长的，且每次都过跳变点的，多次(指一次以上)的往复移动。
b．敏感头速度很慢或静止不动，而脉冲跳变位置由于受某种因素的干扰相对敏感头的读数位置(也可以说由敏感头确定的跳变位置)来回移动。
由于错位方案没有能力辨别计数脉冲是来自于不同还是相同位置，并且仅需要一个极短位移(相对计数步长而言)就能产生计数脉冲，所以，在上述两种情况下必然产生错误计数现象。当分辨率提高，信号强度减弱时，出现情况(a)的概率大大减少，而出现情况(b)的概率大大增加。如果遇到类似测角器件进入平稳状态之前情况，即长时间地做低速微幅往复移动，出现情况(a、b)两种情况的概率都大增。
以下内容纯属个人观点，仅供参考就增量计数的起码要求而言不应出现这类数据处理错误。在产生一个位移信息的过程中，仅仅因为两者之间差别看似甚微就用一个计数步长之内一个点上的位移代表敏感头一个计数步长的位移；将脉冲跳变归属于计数脉冲的前沿与后沿解释为增量信息的相互关系；将来自计数道的脉冲跳变不加选择地全部算作有效计数信息等等都是危机四伏的作法。
第二错位方案既然依靠两路信号重叠1/4周期来辨别方向，那么脉冲宽度的许可变化范围就被限定在1/4周期以内。而编码板上的信息密度增高，信号强度大大减弱时，模拟量很容易受内部制作缺陷和外界干扰的影响发生大幅度变化，它对脉冲宽度的影响是突破前述许可范围会变得很平常，计数工作随之陷入瘫痪。
第三由于它是依靠跳变判断方向，高电位又要占据1/2周期的宽度，所以，如果在高电位的负责范围，因干扰使电位发生意外跳变，会使整个计数过程陷入混乱。
正是由于上述原因在提高分辨率的过程中，错位方案不能像光盘、磁盘驱动器那样去直接缩小编码板上的信息间隔，只能退而求其次－取大而又稳定的模拟信号，然后，进行几十或更高倍数的电气细分，也就是模数转换。目前的状况是错位重叠只是用来辨别方向，而提高分辨率则要依靠高质量的、稳定的模拟信号和其它手段，它所带来的负面影响是价格高、性能不稳定。
要说其中的原因么，我觉得有两点值得注意其一绝对编码器的工作原理决定了测量点A的坐标之后，再去测量点B，与测量装置从A到B的移动过程无关，而换用增量编码器则有关，因为它必须以计数步长为单位将每一个进退位移全部累加起来。然而，现有理论却在使用一种类似绝对编码器的思路－从物理介质上把位置信息读进来时，根本不过问当前读数与前一次存在什么关系。错位方案的历史至少已有40多年，增量编码器“会发生误差积累现象”早就被人们发现，但是，却无人从增量数据必须相关的角度提出过质疑，所以，出现上述数据处理错误实属必然。人们的研究工作都集中在如何进行电气分割，以及选择传感方式，如光栅、磁栅、感应同步器等。
其二把带有相反性质的，即提取加、减信息的工作捏合到一个计数敏感脉冲的两端去完成，无遗是要在一个计数脉冲之内把所有事情都搞定，“强加”了太多的要求，在此情况下仅“动用”信号的数字特征根本满足不了要求，不得以还得使用信号的模拟特征。再则，从(计数)脉冲的跳变位置提取增量信息，一方面是它容易发生大幅度变化，另一方面又对它提出非常矛盾的要求－其变化范围受制于计数与方向两路脉冲的帮衬关系，也就是它们发生重叠的那1/4周期，因此，从原理设计角度看，在此处委以重任显然对提高增量计数的可靠性非常不利。
光盘(CD-ROM)、磁盘驱动器读取0、1信号的速度高而且可靠，与位移测量悉悉相关的位密度也达到了非常高的水平。以价格很低的3.5寸，1.44mb软驱为例，其读写头在做单向、匀速移动时所能达到的位密度为0.0019mm/每位。这话里的“企图”已经很明显了－要增量编码器从中“借光”。还是以3.5寸软驱为例，它以往复方式在径向搜寻磁道，与此相关的道密度为135道/每英寸，即道与道的间距为0.188mm，高出位密度近100倍，资源浪费巨大，可惜呀!这个差距从另一角度说明两种技术似乎不相通。
前面在分析现有方案的缺陷时提到它在一个敏感脉冲上“强加”了太多的要求，那么将其0、1特征之外的内容全都“拆下来”会怎样 这将涉及是否能打开与光盘、磁盘之间的技术通道的问题。为达到“拆下来”的目的，本发明采取的首要措施是在人们特别重视的“进、退”之外再增补一项识别内容，具体作法如下将三个或以上可以区分的编码，例如0,1,2编为一组，并把许多组这样的编码沿测量路径，以S0为间隔，首尾相接地制作到编码板上，使编码板上出现类似0,1,2,0,1,2,…0,1,2,0的数字序列，这样做是为了提供一个机会－将编码前后排列关系与方向判断挂钩。当敏感元件沿着这样的编码路径读取编码时，不难发现一个有趣的规律－它读取任何一个编码之后，再前进，或者再后退所遇到的编码对象固定不变，例如读到2之后，再前进是0，后退是1。为此，编码器只要将前后两次读入的编码与已知的编码位置关系对号入座，就可识别当前读入的信息是“进、退，还是原地不动”，注意这当中使用至少三个编码的道理是与此相关的工作内容至少有三项。本发明解决问题的思路是通过监测一个计数步长两端的编码确认一个位移的有效性，以及辨别方向。为实现这样的功能必须依据一个基准，即“原点”，这便是本发明特别强调的第三项识别内容。也许有的读者会觉得“原地不动”之类的事情还要去管它吗!要管，否则的话转来转去又将回到错位方案的老路上去。本发明人准备为此经受他人的挑战－从逻辑上推导出仅用两个编码就能完成增量计数工作。
至于怎么读取有区别的三个编码 方案较多，下面将结合具体实例做详细说明。
图1为现有方案中敏感信号强度U与位移S的关系图。
图2为“三敏感方案”的原理图。
图3为在一个循环圈上编码信息的前后关系图。
图4为图2中敏感信号强度U与位移S的关系图。
图5为编码信息在编码板上的排列状况。
图6为防重叠和位移信息分捡电路的逻辑原理图。
图7为与“两敏感方案”有关的光栅码盘[5]和内、外道遮光板[6、7]。
图8为六细分逻辑电路原理图。
图9为“两敏感方案”的译码逻辑电路原理图。
图10为敏感信号物理特性无区别的“单敏感方案”原理图。
图11为敏感信号物理特性有区别的“单敏感方案”原理图。
第一个读取传感信息的方案首先将0、1信息，如磁迹[1]信息以等距间隔S0制作到编码板[3]的计数道上，如图2、5所示。计数道旁边的信息道称为坐标道，其作用后面说明。将至少三个感应强度与其移动速度无关的磁阻磁头[2](Magnetoresistive heads，图2中的MR是磁阻的意思)沿着计数道排列开来，并贴近编码板[3]，它们的编号分别为0、1、2，间隔为S1，且S1=S0÷N,N为磁头[2]数量，如图2所示。S1同时也决定了编码器的计数步长。磁头[2]读入的信号U与位移S的关系如图4所示。注意在编码板[3]上磁化区的宽度W0(如图5所示)一般情况下应该选择小于计数步长S1的尺寸，其余大部分区域为空白。这一措施是为了没有特殊情况应该让多个磁头[2]产生的敏感脉冲之间呈现图4(c)，而不是图4(b)的状态，只有这样才能“直接”监测一个计数步长两端所发生的重要事件。磁头[2]与磁迹[1]之间的这种相对关系，决定了任何一个磁头[2]在有效测量范围内的任何一个位置上读入信号之后，再前进或后退必然出现上述“编码对象”不变的现象，不过就本方案而言要由磁头[2]来充当“编码对象”。以1号磁头[2]为例，它读入一个信号之后，再前进(从左向右)会轮到0号读码，后退则是2号。尽管0、2号磁头[2]处于前后两端，它们前进或后退时同样有固定不变的对象，这种前后关系的另一种表达方式如图3所示，代表磁头[2]或编码的数字处在一个首尾相接的闭环上，这似乎与人们的直观印象有点不一样。
上述方案被称为“三敏感增量编码器”，是本发明中最具有代表性的方案，简称“三敏感方案”。
在三敏感方案的编码板[3]上确实不能直接找到相当于0、1、2的编码组，但是，以等距间隔把磁头[2]安插在距离S0之内，就是通过“隐式”，即信号来源不同形成0、1、2编码组。编码组的另一种解释叫做“周期”，它是指一个包含所有编码变化和次序的范围。
为记忆和处理图3所示位置关系，本发明提供的逻辑电路原理图，如图6所示，它由以下两大部分组成A．预处理电路磁头[2]读入信号U0、U1、U2，经施密特整形电路处理之后首先就要经过这个电路。
预处理电路的第一方案是由三个非门和三个3输入与门组成，非门的输入端与3输入与门的一个输入端连接，其输出端与另外两个与门的输入端连接，如图6下部所示。这种连接关系的作用是当外部信号来到之后一方面要穿过当前与门，与此同时还要通过非门反相，去关闭其它两个与门，避免一路以上的敏感信号同时，或者说重复地进入信号处理电路，其名称为防重叠电路。
如果来自各端口的敏感脉冲肯定不重叠，自然没有使用防重叠电路的必要，否则，即脉冲宽度大于一个计数步长S1则必然出现重叠，如图4(a、b)所示，就一定要用防重叠电路。当既要最大限度地缩小编码间隔，又要适当加强敏感信号强度时这种情况难以避免。经过“防重叠”处理过的重叠信号，将以不重叠的形式出现，如图4(c)所示。这时防重叠电路输入端的脉冲宽度D与其输出端的不重合脉冲宽度W的关系如下面的公式所示W=(N-1)÷N×S0-D (1)这个公式说明由于防重叠电路具有保护作用，敏感脉冲宽度D的许可变化范围扩展得很大，其极限值Dmax会在W接近0时出现，即Dmax≈(N-1)÷N×S0 (2)此个公式的另一个含义是使用的敏感元件越多，脉冲宽度的许可变化范围越大。
“三敏感方案”的敏感信号纵向关系应该呈现非重叠状态，如图4(c)所示情况，之所以没采用这样窄的脉冲宽度作为范例，完全是为了便于防重叠电路的原理叙述。
公式(1)成立的条件是在纵向(信号强度U所指)肯定能找到分别属于三个敏感元件的单独工作区，如果敏感脉冲加宽到大于Dmax的程度，即在一个周期内三个敏感元件至少有两个同时工作，就要破坏使用公式(1)的条件。
B．位移信息分捡电路它对读入信息进行进、退、原地不动三个内容的判断，并从加、减两个输出端输出，其作用很像分捡信件，如图6中上部所示，它的组成为①端口本电路的对外连接点共有三处，编号分别为0、1、2号，名称为输入端口，简称端口。这里要特别强调的是它们与记忆门和计数门的同号输入端连接。
②记忆门组成2输入或非门、2输入与门、非门各三个，编号分别为0、1、2号。
连接方式与门的输出端与(这里的“与”是连词，而非逻辑含义)或非门的一个输入端连接，或非门的输出端，同时它也被称为记忆门的输出端与与门输入端以交叉藕合方式连接，以便实现记忆功能，它们也因此而得名；或非门输出端又通过非门分别与加、减计数门的不同号与门输入端连接，并对这些输入端进行控制。或非门的另一输入端，它也被称为记忆门的对外输入端与端口直接连接。
③计数门组成两个2-2-2输入与或非门，它们的输入端由三个2输入与门组成，编号分别为0、1、2号。这两个与或非门被分别称为加计数门和减计数门。按道理说应该使用“计数控制门”作为名称，因为这个名字用的次数多，所以将它做了简化。
作用将增量信息进行分类，然后从它们的输出端传送给计数器。
图6所示电路的基本组成特征是，由3组同样的器件从左至右顺序排列，结构很简单，它们的编号顺序为0、1、2，为了使图面整洁，并没有在图上把它们全都标出来。
现在假设有效信号从0号端口进入位移信息分捡电路，它首先被送往加、减计数门的0号与门输入端，假设它使其中之一的加计数门(至于为什么请看下面的说明)的输出端电位从高跳到低。此信号同时还送往0号记忆门的输入端，并使它的输出端置0，它将引起下面三个连锁反应第一，通过与之连接的非门将加计数门2号与门的一个输入端置1，减计数门1号与门的一个输入端置1，这实际上是根据0号端口与2、1号端口之间的前后关系给来自这两个端口的信息下“加、减”定义。
第二，使2、1号记忆门的输出端置1，并通过与之连接的非门，使加、减计数门各两个与门输入端置0，关闭信号通路。其中必有一个被关闭的输入端会通过“与”的关系阻断来自0号端口的信号通路，并使加计数门输出端的电位由低反回高状态，产生一个完整的计数脉冲。由于这当中使计数门输出电位降低的过程在先，而使其复原的过程在多走了几个逻辑门之后才完成，所以，不必担心开关门间隔太短，无法产生正常的计数脉冲。
第三，来自2、1号记忆门的高电位通过它们与0号记忆门的藕合关系，又反馈回来使其输出稳定在0状态，这意味着来自0号端口的信号对计数和记忆两个门电路短暂的促变过程就此结束，除非0号端口的电位回复到低状态，让有效信号从其它端口进入。从另一角度说被关闭的当前端口是判断方向和计算增量的相对“原点”。
关于上述生成计数脉冲的逻辑延时电路，这里要特作如下说明在通常情况下需要单稳触发器，并为其配备电阻和电容，才能生成具有很小固定时间宽度的计数脉冲，这样做不利于系统集成，再则与本发明希望用尽可能短的时间完成触发工作，以及时序要求也有矛盾。为此，本发明采取了带有创造性的措施使来自端口的信号通过一条导线直接送往一个2输入逻辑门，如与门或者或门的一个输入端，并使它的输出端电位(或者说逻辑)状态改变，与此同时又通过另一条路送往一组逻辑门电路，等它经过一翻反正、正反之类的逻辑处理，延迟了一段时间之后，再送往前述2输入逻辑门的另一个输入端，并使它的输出端恢复到原来的状态，完成一个单稳触发器所要做的工作，而且这当中使用的逻辑器件也是进行位移信息分捡所必须的，没有为“单稳触发”增加任何新的器件，同时恰到好处地把“单稳脉冲”的截止时刻安排在记忆状态转变之后，既大大简化了电路，又满足了时序要求，一举多得。
逻辑电路的当前状态对下一个信号的影响是，首先要看它是从那来的，如果是0号端口，表明敏感头还没有离开“原点”，理所当然地被拒之门外；如果是2号端口，表明敏感头“前进”了一步，产生一个加计数脉冲；如果是1号端口，表明敏感头“后退”了一步，产生一个减计数脉冲；对于后两种情况，各端口扮演的进、退、原点“三角色”要随之轮换。上述位移信息分捡逻辑电路还有许多变种，甚至可以用软件方式来实现，这里就不一一叙述，但万变不离其宗－都有针对端口前后关系的记忆和状态转换过程。
前面举例时假设计数信息从加计数门输出，当然它也可能从减计数门输出，至于到底应该从那个计数门输出，正如上文所述，是由前后两次读入的编码关系决定。加电开机之后，读入第一个有效信号之前，这“前一次”在与信号来源无关的情况下由逻辑电路自行或随机地形成。那么初始化时该怎么做呢 实际上很简单，不管第一个有效信号被送入计数器之后产生的累计结果为多少，都向计数器写入0或其它初始数值。
如果敏感元件多于三个，信号处理电路基本一样，注意仍然要贯彻每一个输入端口只与它前后两个输入端口相关连的基本设计原则，另外，这样做能够增大读入敏感信号的时间间隔，提高测量速度，其它特性与使用三个敏感元件的方案相近。
由于在这当中只取用了信号非常可靠、稳定的0、1特征，并以位移信息之间的相互关系作为增量计数的依据，产生一个计数信息时所涉及的位移空间相对现有技术可谓“巨大”，另外，各路敏感脉冲呈相对独立状态，不再互相限制对方的脉冲宽度变化范围，所以，除了移动速度变化很大之外，其它方面都在向光盘、磁盘驱动器靠拢，而与现有技术的工作原理却大大地拉开距离。
如果由于结构尺寸方面的原因，难以将三个磁头[2]安排在一个周期步长S0之内，拉开距离也未常不可。假设以0号磁头[2]的位置为原点。1号的位置为N1×S0+S1；2号为N2×S0+2×S1。如果磁头[2]的数量大于3，还要依此类推，最后一个为N(n-1)×S0+(N-1)×S1，其中的大写N和小写n都是敏感元件的数量，后者用来表示下标，N1、N2、…、N(n-1)为可相等，可为0的整数，选择它们的原则是尽量小，以免温度变化或其它因素使得磁头[2]的位置关系发生错乱。按照以上公式安排磁头[2]的目的是使被读取的信号以等距间隔分布于周期步长S0之内，而不管敏感元件相距多远。
为了消除磁头[2]运动轨迹左右偏移的不利影响，一般的方法是在编码板[3]平面内，将磁迹[2]的横向尺寸L0拉长，如图5所示，超出磁头[2]在此方向的尺寸几十、几百倍。这样就可以使磁头[2]左右偏移的许可范围加大，不用象磁盘驱动器那样，用非常复杂的、高成本的技术手段去跟踪、对正磁道。
由于在编码板[3]上记录的信息密集，尺寸非常小，制造和使用时个别之处难免读不出来，或者信号太弱。要解决这个问题，可利用编码板[3]上重复信息很多的特点，采用多组敏感元件，且每组都有辨别方向和计数的完整功能。编码器可根据少数“服从”多数的原则对读数进行校正、补偿。
增量编码器在工作时，一定要寻找计数0位，通常的做法是额外增加一个专门读取0位的敏感元件，本发明也有同样的问题。另外，在实际应用中，一定会遇到加电后迅速获取敏感头当前位置的情况。为解决这个问题，本发明采用的相应措施是，增加一或两个敏感元件，以及在编码板[3]上制作表示位置的坐标。具体作法是在计数道旁边，以S2为间隔把从0到N0的N0+1个整数，从小到大连续排列，并以二进制形式沿着移动路径制作到编码板[3]上，S2等于总测量范围除以N0,N0为最大坐标序号，意图是将所有坐标均匀、等距分布，并专门用一个敏感元件去读取坐标道上的信号，如图5所示。如果像绝对编码器那样将多个敏感元件沿(垂直于移动方向)横向排开，使用的敏感元件数量多，效率太低，还会引出其它麻烦。每个数字的位数相同，即使排在前面的高位是二进制0。至于到底用多少位二进制数取决于N0。如256，取8位数。串行读取数字必然涉及到类似奇偶校验的问题，其解决方法有两种，其一是，简单地用计数道上的信息做奇偶校验位。坐标道上的信息只有0、1两种变化。其二是，用坐标道上较细的线对应着“0”，较粗的线对应着“1”，如图5所示，简言之，在有、无信息之间模拟量要有三种区别，这样不至于在位数统计时出错，并且不依赖被校正和标记的计数道。就每一个数字而言，它的最后一位对应着它指向的坐标。由于坐标数量较多，且占据的空间相对S2很短，为避免麻烦在读取一个坐标时，如果走过坐标所占据的距离范围改变了方向，就把它放弃。另外，读取坐标时方向不得改变是对模拟量做三级划分的充分必要条件(双向不行)。不必为放弃很多坐标而担心，因为有增量计数的实时存在，不需要特别频繁的读取坐标信息，且机会很多。反向读取时要将读取数据做倒转处理。
在开机、初始化过程中，有被动与主动两种读取坐标的方式，其中被动方式是等待，或者提示用户将敏感头移动。移动距离必须大于S2，这是获得一个坐标的充分必要条件。坐标道上单位间隔S2越小获取坐标的时间越短。主动方式是令敏感头做一个幅度大于S2的往复动作，再回原处，去主动读取坐标。这种方式自动化程度高，速度快，但造价高一些。坐标道的另一个用途是在使用过程中经常校对增量计数误差。
有些情况下由于计数道与坐标道之间的距离远，有几百上千个计数步长S1。敏感头发生微小偏转是难以避免的，读取计数与坐标信息的敏感元件互相间因此会出现超前、滞后，且差值超过一个计数单位S1的现象，如图5中部所示，需要再增加一个校对坐标道，其结构、作用和用法等同坐标道。工作时，要等两条坐标道的数据都读出来，并用其平均值计算坐标位置。超前与滞后之间的差距是用增量方式获取的。有了这一功能之后，也就具有“准”绝对编码器的特征。
上文提出了应对前后、左右出现误差的措施，那么在三维空间里只剩下垂直编码板表面的情况。当敏感元件到编码板[3]表面的垂直距离增减时，一般情况下敏感元件读取的信号会产生强弱差距较大的变化。为减少这一变化的影响，最好采用类似CD-ROM光盘驱动器的工作方式，即在光电读码过程中使用对距离变化不敏感的透镜。
由其工作原理可知，可以把编码信息制作到一个或多个平面或者圆柱面上，编码的排列轨迹可以为直线或者为圆弧。本发明对敏感种类基本上没有限制，可选方式有磁敏(如霍尔、磁敏电阻等)、激光、可见光、红外光、紫外光、频率、电感、电容、颜色、振动等等，甚至可以同时选用一种以上敏感方式，如激光和磁。
使用三个敏感元件读取0、1信息能够排列组合出8种变化，用它去做进、退、原点三个内容的识别工作有大才小用之嫌，为改变这种情况有两条途径(一)将细分倍数扩大一倍。
从图4(b)中可以发现这样一条规律，在一个周期之内三个磁头[2]的输出会出现110、101、011(1、0代表每个磁头产生的高低电位)三种情况，并且有各自独立的工作区，根据其三路敏感信号中有两路为高电位，而另一路为低电位的特征，且位置有三种变化，可以用三个非门和三个3输入与门把它们提取出来，非门的作用在于为与门的一个输入端提供0信号，如图8虚线围起来的区域所示，这组电路叫做“两重(叠)认定电路”，这也是预处理电路的第二方案。经过它处理，并输出的信号与图4(c)相比除了脉冲宽度和位置以外，其它都一样，也呈现非重叠状态。由于其输出的脉冲宽度与“防重叠”的脉冲宽度之和总为S0÷N，两者的关系为阴阳互补，同时也决定了它们之中一个宽了，另一个就窄。两重认定电路的输入脉冲宽度D与输出脉冲宽度W的关系式很好推导，用S0/N减去公式(1)的右边即可W=D-(N-2)÷N×S0 (3)由于这个电路的信号特征与“防重叠”一样，所以当然可以把它转换成增量信息，这意味着只要能解决好由“防重叠”到“两重认定”的过渡，就可以将敏感脉冲宽度的许可变化范围再次扩大。不过这里要做的事情不是扩大范围，而是能否利用它来进行细分。答案是肯定的，因为在一个周期之内两者产生的脉冲呈交措状态，即0，0′,1,1′,2,2′，带“′”的数字为两重认定的输出。利用三个2输入或门将“防重叠”与“两重认定”的输出两两合并，即可实现对周期宽度S0的六细分，如图8所示。这里把或门用在位移信息分捡电路之前是为了使“防重叠和两重认定”两组电路共用它，或者说避免使用一个有六个端口的，内部功能重复的分捡电路。
这里要特别指出的是如果只进行三细分，当敏感头沿着一个方向移动时，计数脉冲总是间隔一个计数步长，如果做了六细分，且敏感脉冲的宽度又不等于S0÷2，前述间隔则要呈现长、短、长、短…的不均匀状态。这种使细分倍数增高一倍的方法与错位方案一样要求敏感脉冲宽度尽量稳定在1/2周期上，脉冲宽度的正负变化范围必须小于1/6周期，它所增加的成本上几乎看不出来，但是，在提高分辨率的同时会使有关的问题复杂化，降低可靠性和其它性能。
(二)提高敏感元件利用率的另一措施是把敏感元件数量减少到两个，为此，本发明提供了第二个读取传感信息的方案如图7所示，这是一种可用于鼠标编码器的两个零件，即光栅码盘[5]和内、外道遮光板[6、7]。其中光栅码盘[5]有内外两条数码道。有长条孔处表示1，无则表示0，以二进制01、11、10(十进制为1、3、2，在图7中用圆圈将它们圈了起来)三个数字为一组，高位在外道，低位在内道。编码之间的转角间隔为S1，周期间隔为S0，并以顺时针方式排列。遮光板内外圈各开两个长条孔，并分在左右两块遮光板上，长条孔之间的转角间隔必须是S0的整数倍。当然，将两块遮光板合并也可以，但必须在光接收部分，将内、外道光路隔离。图7(a)左边的图形是右边光栅码盘[5]的局部放大图，图7(b)为内、外道遮光板[6、7]的放大图。实际上遮光板上内、外圈各有一个长条透光孔就够用，这里用两个是为了增加光通量。这一方案读取的敏感信息U0、U1经过如图9所示译码电路处理后，并根据它们在编码板[3]上的顺序送往位移信息分捡电路，同样能产生正常的增量信息。注意图9中最右边的或非门与当前方案无关，图中虚线的用意就在于此。
遮光板不是必需的，其作用是排除干扰，选取比较精细的光信号。
工作时，将光栅码盘[5]与内、外道遮光板[6、7]装在同一个轴上，令发光器件发出的光照射在光栅码盘[5]的内外道上，使光透过光栅码盘[5]、内、外道遮光板[6、7]之后，传送到光接收器件上。这一过程与现在的机械光电鼠标中光电元件工作过程基本一样，这里就不详述。
这一方案被称为“两敏感增量编码器”，简称“两敏感方案”。由于其编码被直接制作到编码板上，所以，此方式被称作“显式”。
两个二进制代码可以组合出四种变化，那么二进制00可否使用呢 不能，因为，每一个记录位置上都必须有一个“1”信号来表明这个地方有数字，作用类似奇偶校验，另外，还有其它原因，如两个连续的1信号之间要用0做间隔。当然一定要用00信号也可以，不过如果要给它算算得失账会发现得不偿失。
与三敏感方案相比，它少用一个敏感元件，在分辨率较低，且制作三个敏感元件的成本大大高于两个的情况下具有较大优势，缺点是(一)在做高分辨率测量时麻烦就多了，例如，两个敏感元件的横向(垂直移动方向)间隔小，必须用代价很高的非常手段使敏感元件对准理论运动轨迹，否则会出现错行现象；如果距离远，必须防止两个敏感元件如图5所示的相对超前与滞后的现象，这是绝对不允许的；另外，安排坐标道时也会遇到很多麻烦。
(二)由于这一方案使用了两个敏感元件，且脉冲之间有重叠，这就意味着它们在配合方面有很多事情要协调、一致。例如，如果在高电位的责任区内因干扰而发生不应有的0、1变化，必然会产生错误计数，而三敏感方案没有此问题。
(三)测量速度比前者慢两倍，因为前者的读数间隔是3个计数步长S1，而后者则是1个S1(以最小间隔计算)。
这一方案说明本发明最少需要三个有区别的编码，并不意味敏感元件的数量必须等于或大于三，两者之间是有区别的。
毫无疑问，由于这一方案使用了两个敏感元件，所以它与现有错位方案关系最近。错位方案读取的信号按01、11、10、00顺序循环变化。这种规律当然可以用位移信息分捡电路来处理。由于来自错位方案的0、1信号贯穿各自“责任区”，也就是说二进制00信号不会象前述两敏感方案那样出现在不希望的区域，为此，在图9所示的译码电路中只要再增加一个针对00信号的，两输入或非门，并用虚线将它与其它部分连接到一起即可。当然，图6所示电路也要相应地增加一套针对第四个端口的电路，同样可以完成识别进退和计数工作。
用本发明接收错位重叠信号，在使用两个敏感元件的情况下就能实现四细分，除此之外别的好处不是很明显，或者说与六细分逻辑电路的特性基本相同，所以，有关的内容这里就免了。
上述方案的光栅码盘[5]与人们常见的错位增量编码器所用的编码板相比复杂了，很有点象绝对编码器。确实，从绝对编码器的角度来审视，本发明只不过利用逻辑电路的变换手段，将最少为三的，相对而言变化非常少的“绝对编码组”首尾相接，循环使用，从而大大减少了敏感元件数量。在一个计数步长之内敏感元件完成对计数器短暂的触发工作就万事大吉，余下的工作全都交了出去－由逻辑电路维持位置信息的记忆，而绝对编码器由于需要编码板来维持“记忆”，所以它必须长时间地“盯”着编码板，对编码板上信息制作的质量要求更高，尤其是在信号很弱的时候。再就是依靠编码板维持(强度很高的)信号的记忆，会在传感环节上给外界干扰留下了很多入侵机会。
上面用了很多文字说明两敏感方案的优劣，如果把研究工作再深入下去－找极限状态，即一个敏感元件是否行得通 答案仍然是肯定的，为此，本发明提供了第三个读取传感信息的方案。
这个方案的特征是敏感头中有一个负责传送多路信号的敏感元件，因此，它被冠以“单敏感”的名称，其区分编码的方式要根据传递信号的物理特性有无区别分成两种a．敏感头传送信号的物理特性无区别，编码器是利用编码板上三或以上条信号传送路径和处在不同编码位置上的敏感元件获得有区别的编码信号。
如图10所示，在编码板上通过三条连线将分别处在三个编码位置上的，间隔为S1的电极板[8]连接在一起，而敏感头上只有一个共用电极板[9]，通过电容传送的高频信号U0、U1、U2的电气特性没有区别，只是它们的传送路径不同。实际上，所谓的“单敏感”是指敏感头中只有一个敏感元件，而从整体上看它只不过将“三敏感”方案的敏感头与编码板之间的信号传送关系倒置，相对“三敏感”方案而言它的优势是能简化移动器件－敏感头的结构，但是编码板的制作工艺相对难一些。
如果把图10所示方案的传感方式改为由敏感头向编码板发射高频电磁波，并用于带有平板的输入笔，其X、Y两个互相垂直方向各三路共六路传感信号可以共用一个信号传送端，优势更加明显。
b．从编码板上不同编码位置向敏感头发射物理特性有三或以上种区别的信号，编码器根据其区别将它们转换成脉冲信号，再按照它们在编码板上的排列顺序，从三或以上端口输出。
如图11所示，把有区别，如三个频率很高信号f1、f2、f3通过三条导线[4]传送到编码板[3]上，其频率具体数值可围绕着500KHz选择，如选择100KHz、500KHz、900KHz三个频率，原则是便于滤波器提取有区别的信号。导线[4]的间距为S1，按其传送信号频率的大小从左到右排列，如图11(a)所示。敏感元件读取导线[4]中的频率信息，再通过图11(b)一入多出的频率滤波分捡器将不同的频率信号转换成0、1信号，再按照它们在编码板[3]上的顺序从三个端口输出到位移信息分捡电路，同样能产生正常的增量信息。
综上所述，本发明所要完成的历史变革是使相邻编码之间形成的特定关系与增量计数的需要相结合，作为方向与增量共同基准的“原点概念”应运而生，并把它与进、退摆在同等地位上与三个编码相关联，增量编码器的工作原理因此被纳入纯正的数字化轨道。
使增量编码器的数据获取方式由“模数”转换式改为纯数字化方式，能够在最大限度缩小编码尺寸，提高分辨率时，“宽容”微小信号的许多不稳定因素，如脉冲宽度可以在很大幅度范围内变化，是否发生意外脉冲跳变关系也不大(指三敏感和单敏感方案)，可以利用0、1信号的巨大差距压制外界干扰等等。
在图6所示位移信息分捡电路中，由于起延时作用的逻辑器件同时也在做其它工作，如记忆各端口之间的位置关系，所以其中的部分器件到底怎么实现“单稳触发”功能的表述得不清楚，下面换一种方式做一个补充说明。
就逻辑延时电路而言，它主要是由一个2输入逻辑门和延时逻辑门组成。2输入逻辑门的一个输入端直接与逻辑延时电路的对外接口连接，它的另一各输入端与一组延时逻辑门的输出端连接，而延时逻辑门的输入端的连接方式却要分成两种情况其一，与对外端口连接。这样当外部信号来到之后首先使2输入逻辑门的输出状态改变，而这个信号又从另一条路经过延迟逻辑门延迟一段时间之后，也传向这个2输入逻辑门的另一个输入端，并使其输出端的逻辑状态恢复原状，由此构成的是单稳触发器；如图12(a)所示，这是由一个2输入与门与一个非门组成的单稳触发器。2输入与门的一个输入端和非门的输入端同时与单稳触发器的对外输出端连接，它的另一个输入端连接在非门的输出端上。它的工作原理是当控制脉冲CP来到之后，由于它和非门的输出端同为高电位，所以能够使2输入与门的输出端电位由低跳到高状态。与此同时CP又使非门的电位由高降到低状态，并延迟一段时间，而非门输出端的低位又2输入与门的输出端恢复原状－低电位，由此产生一个单稳脉冲信号。其输入信号CP与输出信号OUT的关系如图12(c)所示。
在这当中非门的作用主要起延时作用，为了延长时间可以将更多个非门串联进来，注意数量一定为奇数，以便使延时电路的输入与输出端逻辑状态相反，另外，其输出脉冲宽度的变化呈阶梯状，不是连续的。
这种单稳触发器的主要任务是触发逻辑门电路，而不是对时间长短，或者说脉冲宽度实施大范围的、连续的控制。其它特点是结构简单，价格低，便于集成化。
图12(b)所示的单稳触发器，是由一个2输入或门和非门组成的，其工作原理与前述方案基本相同，区别在控制信号CP和输出状态为低电平有效，如图12(d)所示。
图12(c)所示的单稳触发器与图12(a)所示方案相比较，其输入端串接了数量为偶数的非门，其作用是将单稳脉冲在时间轴上向后推移，如图12(f)中虚线所示。
其二，与2输入逻辑门的输出端连接。这样当外部信号来到之后，同样首先使2输入逻辑门的输出状态改变，并经过延迟逻辑门反馈回来，延迟一段时间又传送到这个2输入逻辑门的另一个输入端，使其输出端恢复原状，而由于反馈电路一直在起作用，所以，这种“改变与恢复”的过程会持续地进行下去，换言之形成振荡，构成高频逻辑振荡器。
如图13(a)所示，这是由一个2输入与门与一组非门组成的高频逻辑振荡器，其中非门的数量N为奇数。2输入与门的一个输入端直接作为对振荡器，其中非门的数量N为奇数。2输入与门的一个输入端直接作为对外连接端，而其输出端通过一组延时逻辑电路又返回到它的另一个输入端。它的工作原理是当控制脉冲CP来到之后，由于它和延时逻辑电路的输出端同为高电位，所以能够使2输入与门的输出端电位由低跳到高状态，而此高电位又通过延时电路，在延迟一段时间之后反馈到此与门的另一个输入端，由于经过延时的信号已变成低电位，又促使与门的输出端“再次”回到低电位，并且与门输出端这种电位高低反复还会继续进行下去，除非其控制端的电位回到低状态，振荡才能停止。其输入与输出的信号关系如图12(c)所示。
图13(b)所示的高频逻辑振荡器，是由一个2输入或门和非门组成的，其工作原理与前述方案基本相同，区别在控制信号CP为低电平有效，如图13(d)所示。
由其工作原理可知，它对振荡频率的调整是阶梯状的，非连续的。与人们通常所用的晶振相比，它的价格低，结构简单，频率稳定性好。
由上面的说明可以将逻辑延时电路的工作原理大致归结为，将来自外部的信号送往一个2输入逻辑门的一个输入端，并使它的输出端状态改变；而另一路信号在被延迟一段时间之后又送往此逻辑门的另一个输入端，并使它的输出端状态复原。就怎么拖延时间而言，如果空间和其它条件允许，人们可以采用的方法有－让电信号在导线中走上它3、5公里。而本发明选用逻辑器件替代导线，目的在于把这个距离缩小到集成电路的许可范围内，以及在延迟信号的同时不使信号强度减弱，或者说借此机会为它“加油”，与此同时还要对其逻辑状态进行控制。
以上实施例是用来详细说明本发明的目的、特征及效果的。对于熟悉此类技术人员而言，根据上述说明可能对该具体实施例做部分变更及修改，而并不脱离出本发明的权利要求范围，这类修改均属于本发明的保护范围。
权利要求
1.本发明属于一种由编码板、敏感元件、逻辑电路组成的增量编码器，其特征在于编码板上有计数、坐标和修正坐标三种信息道，其中计数道上的信息是由许多组同样的、以S0为间隔的编码组组成，每组有三个或以上可以区分的、在测量路径上以同样顺序和间隔S1排列的编码，S1与S0的关系是S0-S1×N,N为每组编码的数量，S1同时也是计数步长，当敏感元件沿着这样的编码路径移动并读取任何一个编码之后，再前进，或者后退所遇到的编码对象固定不变，与此相关的预处理和位移信息分捡电路根据这样的编码关系进行增量计数。
2.根据权力要求1所指增量编码器，其特征在于第一个读取传感信息的方案使用了三个或以上敏感元件，它们沿测量方向的排列方法是第一与二个敏感元件的间隔为N1×S0+S1，第二与三为N2×S0+2×S1，依此类推，最后一个为N(n-1)×S0+(N-1)×S1，其中小写n也是敏感元件的数量，它被用来表示下标，N1、N2、…、N(n-1)为可相等，可为0的整数，编码器利用敏感头中传送信号的路径和敏感元件的位置不同获得有区别的编码，此方案被称为“三敏感”。
3.根据权力要求1所指增量编码器，其特征在于第二个读取传感信息的方案使用了两个沿着垂直于测量方向排列的敏感元件，它们读取编码板上两行平行的有三或以上种变化的编码信息，每个编码由两位二进制数组成，敏感元件读取的编码信息首先要经过译码电路处理，再按照它们在编码板上的排列顺序分别从三个或以上端口输出，此方案被称为“两敏感”。
4.根据权力要求1所指增量编码器，其特征在于第三个读取传感信息的方案的敏感头中有一个负责传送多路信号的敏感元件，因此，这个方案被称为“单敏感”，其区分编码的方式要根据传递信号的物理特性有无区别分成两种a．敏感头传送信号的物理特性无区别，编码器是利用编码板上三或以上条信号传送路径和处在不同编码位置上的敏感元件获得有区别的编码信号。b．从编码板上不同编码位置向敏感头发射物理特性有三或以上种区别的信号，编码器根据其区别将它们转换成脉冲信号，再按照它们在编码板上的排列顺序，从三或以上端口输出。
5.根据权力要求1所指增量编码器，其特征在于预处理电路的第一实施方案由三个非门和三个3输入与门组成，非门的输入端与3输入与门的一个输入端连接，其输出端与另外两个与门的输入端连接，这种连接关系的作用是当一路敏感信号为高电位时，将其它敏感信号的传送路径阻断，其名称为“防重叠电路”。
6.根据权力要求1所指增量编码器，其特征在于预处理电路的第二实施方案由三个非门和三个3输入与门组成，非门的作用是为与门的一个输入端提供0信号，这样当三路敏感信号中有两路为高电位，而另一路为低电位时产生输出脉冲，其输出脉冲宽度与防重叠电路的输出脉冲宽度之和为S0÷N，两者为阴阳互补关系，名称为“两重认定电路”。
7.根据权力要求5或6所指增量编码器，其特征在于六细分电路由防重叠电路、两重认定电路、三个2输入或门组成，其中或门将防重叠和两重认定电路的六个输出端以交措方式两两合并成三个输出端。
8.根据权力要求1所指增量编码器，其特征在于位移信息分捡电路由输入端口，减计数控制门，记忆门三个部分组成，它能够依靠逻辑器件记忆当前输入端，并将它作为“原点”，同时根据它与相邻输入端的进退关系给它们下进、退定义，当下一个有效位移信息来到之后，各输入端所扮演的进、退、原点“三角色”自动轮换。
9.根据权力要求7所指增量编码器，其特征在于其中的逻辑延时电路由一个2输入逻辑门和延时逻辑门组成，2输入逻辑门的一个输入端直接与逻辑延时电路的对外接口连接，它的另一各输入端与一组延时逻辑门的输出端连接，而延时逻辑门的输入端连接方式却要分成两种情况其一，与对外端口连接，延迟外部信号向2输入逻辑门传送的时间，构成的是单稳触发器；其二，与2输入逻辑门的输出端连接，延迟反馈信号传送的时间，构成的是高频逻辑振荡器。
10.根据权力要求1所指增量编码器，其特征在于坐标道由一系列用二进制表示的数字组成，它们沿着平行计数道方向排列，间隔为S2,S2等于总测量范围除以最大坐标N0。
11.根据权力要求10所指增量编码器，其特征在于在初始化过程中为迅速获得敏感头的当前位置，敏感头要主动地做一个往复动作，动作幅度一定要大于单位坐标间隔S2，以便读取坐标信息。
全文摘要
本发明涉及一种由编码板、敏感元件、逻辑电路组成的增量编码器,其特征在于:在测量路径上使三个或以上编码以特定规律循环出现,并用逻辑电路记忆和处理编码之间的进退关系,使判断方向的工作与脉冲宽度,或者说模拟量变化脱离关系,敏感元件的任务因此简化为能够识别脉冲的高、低特征即可。这一切无遗是在基本原理上动了“大手术”,其优势将从分辨率高、抗干扰能力强、价格低、体积小等方面充分体现出来。
文档编号G01B7/02GK1307223SQ00100590
公开日2001年8月8日 申请日期2000年1月28日 优先权日2000年1月28日
发明者张千山 申请人:张千山