X光检测仪阵列单元的制作方法

文档序号:6034175阅读:248来源:国知局
专利名称:X光检测仪阵列单元的制作方法
技术领域
本发明涉及影像检测仪(imager)的制作技术,尤其是一种X光检测仪阵列(X-ray detector array)单元的制作方法。
背景技术
目前,电子矩阵阵列(electronic matrix array)已被发现可以应用在X光检测装置方面。x光检测装置一般包括有行地址线(column addresslines)和列地址线(row address lines),而这些行地址线和列地址线水平地和垂直地隔离,并且互相地交叉而形成复数个交叉(cros sover)部分。关于每个交叉部分称为一单元(element)或一像素(pixel)。这些单元在许多实例中,例如在可以电性地调整的存储阵列或x光检测仪阵列中,用来当作是存储单元(memory cell)或像素。
请参阅图1,图1显示将光信号转成电子信号的一种x光检测仪阵列的电路布局图。x光检测仪阵列中包含有复数个像素3,并且每个像素3包含有一薄膜晶体管(TFT)5与一储存电容7。而每个储存电容7包含有一电荷收集电极(charge collector electrode)4与一像素电极11,其中该电荷收集电极4用以当作是上电极,而该像素电极11用以当作是下电极。
以下请参见请参阅图2A、2B,以说明习知的x光检测仪阵列制程。图2A显示习知的x光检测仪阵列单元的上视图,图2B显示图2A的X光检测仪阵列单元沿着C-C’断线的剖面图。习知的x光检测仪阵列单元中,包含有一基底200、一栅极205、一栅极线206、一第一栅极绝缘层210、一下电极(像素电极)215、一第二栅极绝缘层220、一α-Si层225、一n+α-Si层230、一第一介层洞235、一源极240、一漏极250、一资料线250、一共同线(commonline)255、一平坦化层260、一第二介层洞265、一第三介层洞270、一第四介层洞275,以及一电荷收集电极280。另外,符号Cs表示储存电容。
为制作上述习知的X光检测仪阵列单元,则需要7道微影蚀刻步骤(PEP),亦即需要7个光罩(reticles or masks),其制程略述如下第1道微影蚀刻步骤定义栅极205以及栅极线206。
第2道微影蚀刻步骤定义下电极(像素电极)215。
第3道微影蚀刻步骤定义α-Si层225以及n+α-Si层230,而形成一岛状(island)结构。
第4道微影蚀刻步骤定义第一介层洞235。
第5道微影蚀刻步骤定义源极240、漏极245、资料线250以及共同线255。
第6道微影蚀刻步骤定义第二介层洞265、第三介层洞270以及第四介层洞275。
第7道微影蚀刻步骤定义电荷收集电极280。
然而,上述习知技术有许多缺点,例如有(a)由于储存电容Cs与TFT对于绝缘层特性的需求并不相同,然而在习知技术中,储存电容Cs中的介电层与TFT的第二栅极绝缘层220却是同一层。
(b)由于在共同线255上方无法制作储存电容Cs,所以造成面积浪费。
(c)由于共同线255下方与下电极(像素电极)电性连接,所以无法相容灰调微影(gray-tone photolithography,也称为狭缝(slit)微影)TFT制程。
(d)请参阅图2C,当需要保护TFT的通道(channel)时,则必须在平坦化层260下方形成一钝化层290,之后进行一道额外的微影蚀刻步骤,用以去除部分该钝化层290而形成一介层洞295。如此,习知技术则共使用了八道微影蚀刻步骤。

发明内容
有鉴于此,本发明的一目的,在于提供一种x光检测仪阵列的制程。
本发明的另一目的,在于提供一种可以相容于灰调微影(gray-tonephotolithography)TFT制程的X光检测仪阵列的制程。
本发明的又另一目的,在于提供一种可以增加储存电容面积的x光检测仪阵列的制程。
本发明的再另一目的,在于提供一种具有保护TFT通道的钝化层的x光检测仪阵列的制程。
为达上述目的,本发明提供一种X光检测仪阵列单元的制作方法,包括下列步骤提供一基底,具有一电容区与一晶体管区;形成横向延伸的一栅极线于该基底上,其中该栅极线包含一栅极,且该栅极位于该晶体管区内;形成一栅极绝缘层于该栅极线、该栅极及该基底上;形成一半导体岛于该晶体管区的该栅极绝缘层上;形成纵向延伸的一共同线与一资料线于该栅极绝缘层上,并且形成一源极与一漏极于该半导体岛上而构成一薄膜晶体管(TFT)结构,其中该漏极与该资料线电性连接;形成一第一导体层于该电容区的该栅极绝缘层上,且覆盖该共同线;形成顺应性的一钝化层于该栅极绝缘层、该第一导体层、该薄膜晶体管结构、该资料线与该栅极线上;一介层洞穿透该钝化层,而露出该源极的表面;形成一平坦化层于该钝化层上,并填入该第一介层洞;形成一第二介层洞及一第三介层洞穿透该平坦化层,其中,该第二介层洞至少露出该源极的表面,该第三介层洞露出位于该电容区的该钝化层表面;以及形成顺应性的一第二导体层于部分该平坦化层上,并与该源极电性连接;其中,位于该电容区的该第—导体层、该钝化层与该第一导体构成一储存电容结构。
另外,本发明还有一种技术方案为一种X光检测仪阵列单元的制作方法,包括下列步骤提供一基底,具有一电容区与一晶体管区;形成横向延伸的一栅极线于该基底上,其中该栅极线包含一栅极,且该栅极位于该晶体管区内;形成一栅极绝缘层于该栅极线、该栅极及该基底上;形成一半导体层于该栅极绝缘层上;形成一第一导体层于该半导体层上;使用一灰调微影蚀刻步骤,去除部分该第一导体层与该半导体层,而形成纵向延伸的一共同线于一第一半导体岛上,并且形成一源极、一漏极与纵向延伸的一资料线于一第二半导体岛上而构成一薄膜晶体管结构,其中该漏极与该资料线电性连接;形成一第二导体层于该电容区的该栅极绝缘层上,且覆盖该共同线;形成顺应性的一钝化层于该栅极绝缘层、该第二导体层、该薄膜晶体管结构、该资料线与该栅极线上;形成一第一介层洞穿透该钝化层,而露出该源极的表面;形成一平坦化层于该钝化层上,并填入该第一介层洞;形成一第二介层洞及一第三介层洞穿透该平坦化层,其中,该第二介层洞至少露出该源极的表面,该第三介层洞露出位于该电容区的该钝化层表面;以及形成顺应性的一第三导体层于部分该平坦化层上,并与该源极电性连接;其中,位于该电容区的该第二导体层、该钝化层与该第三导体层构成一储存电容结构。
与习知技术相比,本发明的优点至少有(a)由于储存电容中的介电层与薄膜晶体管的栅极绝缘层不同层,所以本发明可以符合储存电容与薄膜晶体管对于绝缘层特性的不同需求。
(b)由于在共同线上方制作储存电容,所以本发明可以节省元件面积。
(c)由于共同线下方并不需要和下电极(像素电极)电性连接,所以本发明可以相容灰调微影(gray-tone photolithography,亦称为狭缝(slit)微影)TFT制程,使得本发明仅需六道微影蚀刻步骤,因而减少制造成本。
(d)由于本发明制程中的钝化层能够同时地当作是储存电容的介电层与薄膜晶体管通道的保护层,所以不必像习知般地为了要形成TFT通道的保护层而必须增加一道微影蚀刻步骤。


图1显示将光信号转成电子信号的一种x光检测仪阵列的电路布局图;图2A显示习知的x光检测仪阵列单元的上视图;图2B显示图2A的x光检测仪阵列单元沿着C-C’断线的剖面图;图2C显示习知技术的一缺点图;图3A、4A、5A、6A、7A、8A、9A显示本发明第一实施例的X光检测仪阵列单元的制程剖面图;第3B、4B、5B、6B、7B、8B、9B显示本发明第一实施例的x光检测仪阵列单元的制程上视图;图9C显示本发明第一实施例的变化例的制程剖面图;图9D显示图9C的上视图;图10A、11A、12A、13A、14A、15A、16A显示本发明第二实施例的X光检测仪阵列单元的制程剖面图;以及图10B、11B、12B、13B、14B、15B、16B显示本发明第二实施例的X光检测仪阵列单元的制程上视图。
(注上述的上视图为透视图,以利说明制程中重要部位的相关位置。)具体实施方式
第一实施例请参照图3A~9A及图3B~9B,用以说明本发明第1实施例的制造流程。其中,图3A~9A显示本发明第1实施例的X光检测仪阵列单元的制程剖面图;图3B~9B显示本发明第1实施例的x光检测仪阵列单元的制程上视图。其中,图3A~9A为沿着图3B~9B中C-C’断线的剖面图。
首先,请参照图3A、3B,提供例如是玻璃的一基底300,其上具有一电容区301与一晶体管区302。然后,进行一沉积制程与第一道微影蚀刻步骤(PEP-I)而形成横向延伸的一栅极线310于该基底300上,其中该栅极线310具有一凸出部,该凸出部为一栅极320,且位于该晶体管区302内。
这里要特别说明的是,虽然第1实施例的栅极320是位于栅极线310的凸出部,但实际上本发明并不限定栅极320的位置,例如栅极320可以直接位于栅极线310上。关于栅极320直接位于栅极线310上的状况,将于下述的第1实施例的变化例中予以说明。
图3A、3B,形成一栅极绝缘层330于该栅极线310该栅极320及该基底300上。其中,该栅极线310与该栅极320例如是经由沉积法所形成的金属层。其中,该栅极绝缘层330例如是经由沉积法所形成的二氧化硅层、氮化硅(SiNx)层或氮氧化硅层。
请参照图4A、4B,进行一沉积制程与第二道微影蚀刻步骤(PEP-II)而形成α-Si层410以及n+α-Si层420于部分该栅极绝缘层330上,其中该α-Si层410以及n+α-Si层420构成位于该晶体管区302的一半导体岛(α-Sisemiconductor island)。
请参照图5A、5图,先沉积一导体层(未图示),然后进行第三道微影蚀刻步骤(PEP-III)去除部份该导体层(未图示)而形成纵向延伸的一共同线510与一资料线520于该栅极绝缘层330上,以及形成一源极530与一漏极540于该n+α-Si层420上。接着,以该源极530与该漏极540为罩幕,回蚀部分该n+α-Si层420而露出部分该α-Si层410的表面,如此即构成了位于该晶体管区402的一薄膜晶体管(TFT)结构,其中该漏极540与该资料线520电性连接。
请参照图6A、6B,进行一沉积制程与第四道微影蚀刻步骤(PEP-IV)而形成一第一导体层610于该电容区301的该栅极绝缘层330上,且覆盖该共同线510。其中该第一导体层610例如由沉积法所形成的铟锡氧化物(ITO)层或铟锌氧化物(IZO)层,用以当作是下电极或像素电极(pixeleleetrode)。
请参照图7A、7B,形成顺应性(conformal)的一钝化层(passivationlayer)710于该栅极绝缘层330、该第一导体层610、该TFT结构、该资料线520与该栅极线310上。然后,进行第五道微影蚀刻步骤(PEP-V)而形成一第一介层洞(via)720穿透该钝化层710,用以露出该源极530的表面。其中,该钝化层710由沉积法所形成的例如是氮化硅(SiNx)的介电层(dielectriclayer),用以当作储存电容Cs中的介电层。
请参照图8A、8B,形成一平坦化层(planarization layer)810于该钝化层710上,并填入该第一介层洞720。然后,进行第六道微影蚀刻步骤(PEP-VI)而形成一第二介层洞820及一第三介层洞830穿透该平坦化层810,其中该第二介层洞820至少露出该源极530的表面,该第三介层洞830露出位于该电容区301的该钝化层710表面。还有,该平坦化层810例如由旋涂法(spin coating)所形成的旋涂式玻璃层(SOG)或有机层(即由“有机平坦化材料”所组成)。
请参照图9A、9B,进行一沉积制程与第七道微影蚀刻步骤(PEP-VII)而形成顺应性的一第二导体层910于部分该平坦化层810上,并与该源极530电性连接。其中,位于该电容区301的该第一导体层610、该钝化层710与该第二导体层910构成一储存电容Cs结构。其中,该第二导体层910例如由沉积法所形成的铟锡氧化物(ITO)层或铟锌氧化物(IZO)层,用以当作是上电极或电荷收集电极(charge collector electrode)。
第一实施例的变化例请参照图9C及9D,用以说明本发明第1实施例的变化例。图9C显示本发明第一实施例的变化例的制程剖面图;图9D显示图9C的上视图。其中,图9C图沿着图9D图中D-D’断线的剖面图。在此,相同或类似于图3A~9A及图3B~9B的构成者,将尽量以相同符号来表示。另外,由于各构成者的材质与前述相同,在此亦不再赘述。
请参照图9C、9D,提供例如是玻璃的一基底300其上具有一电容区301与一晶体管区302。然后,形成横向延伸的一栅极线310于该基底300上,其中部分该栅极线310用以当作是一栅极320,且位于该晶体管区302内。
接着,形成一栅极绝缘层330于该栅极线310、该栅极320及该基底300上。之后,形成α-Si层410以及n+α-Si层420于部分该栅极绝缘层330上,其中该α-Si层410以及n+α-Si层420构成位于该晶体管区302的一半导体岛(α-Si semiconductor island)。
接着,形成纵向延伸的一共同线510与一资料线520于该栅极绝缘层330上,以及形成一源极530与一漏极540于该n+α-Si层420上。之后,以该源极530与该漏极540为罩幕,回蚀部分n+α-Si层420而露出部分该α-Si层410的表面,如此即构成了位于该晶体管区402的一薄膜晶体管(TFT)结构,其中该TFT结构横躺于该栅极线310上,且该漏极540与该资料线520电性连接。
接着,形成一第一导体层610于核电容区301的该栅极绝缘层330上,且覆盖该共同线510。其中,该第一导体层610用以当作是下电极或像素电极(Pixel electrode)。
接着,形成顺应性(conformal)的一钝化层(passivation layer)710于该栅极绝缘层330、该第一导体层610、该TFT结构、该资料线520与该栅极线310上。然后,进行微影蚀刻步骤而形成一第一介层洞(via)720穿透该钝化层710,用以露出该源极530的表面。其中,该钝化层710用以当作储存电容Cs中的介电层。
接着,形成一平坦化层(planarization layer)810于该钝化层710上,并填入该第一介层洞720。然后,进行微影蚀刻步骤而形成一第二介层洞820’及一第三介层洞830穿透该平坦化层810,其中,该第二介层洞820’露出该源极530的表面与位于晶体管区302的该钝化层710的表面,该第三介层洞830露出位于该电容区301的该钝化层710表面。
接着,形成顺应性的一第二导体层910于部分该平坦化层810上,并与该源极530电性连接。其中,位于该电容区301的该第一导体层610、该钝化层710与该第二导体层910构成一储存电容Cs结构。其中,该第二导体层910用以当作是上电极或电荷收集电极(charge collector electrode)。
第二实施例请参照图10A~16A及图10B~16B,用以说明本发明第2实施例的制造流程。其中,图10A~16A显示本发明第2实施例的x光检测仪阵列单元的制程剖面图;图10B~16B显示本发明第2实施例的x光检测仪阵列单元的制程上视图。其中,图10A~16A沿着图10B~16B中C-C’断线的剖面图。
首先,请参照图10A、10B,提供例如是玻璃的一基底1000,其上具有一电容区1001与一晶体管区1002。然后,进行一沉积制程与第一道微影蚀刻步骤(PEP-I)而形成横向延伸的一栅极线1010于该基底1000上,其中该栅极线1010具有一凸出部,该凸出部一栅极1020,且位于该晶体管区1002内。其中,该栅极线1010例如由沉积法所形成的金属层。
这里要特别说明的是,虽然第2实施例的栅极1020是位于栅极线1010的凸出部,但实际上本发明并不限定栅极1020的位置,例如栅极1020可以直接位于栅极线1010上。关于栅极1020直接位于栅极线1010上的制程,类似于一上述的第1实施例的变化例,在此不再予以赘述。
图11A、11B,形成一栅极绝缘层1110于该栅极线1010、该栅极1020及该基底1000上,其中该栅极绝缘层1110例如是经由沉积法所形成的二氧化硅层、氮化硅(SiNx)层或氮氧化硅层。然后,依序沉积一α-Si层1120以及一n+α-Si层1130于该栅极绝缘层1110上。然后,形成一第一导体层1140于该n+α-Si层1130上,其中该第一导体层1140例如由沉积法所形成的金属层。接着,进行一沉积制程与第二道微影蚀刻步骤(PEP-II)而形成一灰调(gray-tone,亦称为狭缝(slit))光阻图案1150于该第一导体层1140上。
请参照图12A、12B,以该灰调光阻图案1150为蚀刻罩幕,经过数次蚀刻制程,去除合分该第一导体层1140、该n+α-Si层1130与该α-Si层1120,而形成纵向延伸的一共同线1210于一第一半导体岛1220上,以及形成一源极1230、一漏极1240与纵向延伸的一资料线1250于一第二半导体岛1260上而构成一薄膜晶体管(TFT)结构,其中该漏极1240与该资料线1250电性连接。其中,该第一半导体岛1220由剩余的α-Si层1120’以及n+α-Si层1130’所组成;该第二半导体岛1260由剩余的α-Si层1120”以及n+α-Si层1130”所组成。
请参照图13A、13B,进行一沉积制程与第三道微影蚀刻步骤(PEP-III)而形成一第二导体层1310于该电容区1001的该栅极绝缘层1110上,且覆盖该共同线1210。其中,该第二导体层1310例如由沉积法所形成的铟锡氧化物(ITO)层或铟锌氧化物(IZO)层,用以当作是下电极或像素电极(pixel electrode)。
请参照图14A、14B,形成顺应性(conformal)的一钝化层(passivationlayer)1410于该栅极绝缘层1110、该第二导体层1310、该TFT结构、该资料线1250与该栅极线1010上。然后,进行第四道微影蚀刻步骤(PEP-IV)而形成一第一介层洞(via)1420穿透该钝化层1410,用以露出该源极1230的表面。其中,该钝化层1410由沉积法所形成的例如是氮化硅(SiNx)的介电层(dielectric layer),用以当作储存电容Cs中的介电层。
请参照图15A、15B,形成一平坦化层(planarization layer)1510于该钝化层1410上,并填入该第一介层洞1420。然后,进行第五道微影蚀刻步骤(PEP-V)而形成一第二介层洞1520及一第三介层洞1530穿透该平坦化层1510,其中,该第二介层洞1520露出该源极1230的表面,该第三介层洞1530露出位于该电容区1001的该钝化层1410表面。其中,该平坦化层1510例如由旋涂法(spin coating)所形成的旋涂式玻璃层(SOG)或有机层(即由“有机平坦化材料”所组成)。
请参照图16A、16B,进行一沉积制程与第六道微影蚀刻步骤(PEP-VI)而形成顺应性的一第三导体层1610于部分该平坦化层1510上,并与该源极1230电性连接。其中位于该电容区1001的该第二导体层1310、该钝化层1410与该第三导体层1610构成一储存电容Cs结构。其中,该第三导体层1610例如由沉积法所形成的铟锡氧化物(ITO)层,用以当作是上电极或电荷收集电极(charge collector electrode)。
本发明的主要步骤与优点本发明的主要步骤包括形成一栅极于一基底上,该基底具有一电容区与一晶体管区。形成一栅极绝缘层于该栅极及该基底上。形成一硅岛于该晶体管区的该开极绝缘层上。形成一共同线于该栅极绝缘层上,并且形成一源/漏极于该硅岛上而构成一薄膜晶体管(TFT)结构。形成一像素电极于该电容区的该开极氧化层上,且覆盖该共同线。形成顺应性的一钝化层于核栅极氧化层、该像素电极与该TFT结构上。形成一第一介层洞穿透该钝化层,而露出该源极的表面。形成一平坦化层于该钝化层上,并填入该第一介层洞。形成一第二介层洞及一第三介层洞穿透该平坦化层,其中,该第二介层洞露出该源极的表面,该第三介层洞露出位于该电容区的该钝化层表面。形成一电荷收集电极于部分该平坦化层上,并与该源极电性连接。
如此,经由比较习知技术与本发明,本发明的优点至少有(a)由于储存电容Cs中的介电层710,1410与TFT的栅极绝缘层830,1110不同层,所以本发明可以符合储存电容Cs与TFT对于绝缘层特性的不同需求。
(b)由于在共同线510,1210上方制作储存电容Cs,所以本发明可以节省元件面积。
(c)由于共同线510,1210下方并不需要和下电极(像素电极)610,1310电性连接,所以本发明可以相容灰调微影(gray-tonephotolithography,亦称为狭缝(slit)微影)TFT制程,使得本发明仅需六道微影蚀刻步骤,因而减少制造成本。
(d)由于本发明制程中的钝化层710,1410能够同时地当作是储存电容Cs的介电层与TFT通道的保护层,所以不必像习知般地为了要形成TFT通道的保护层而必须增加一道微影蚀刻步骤。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟悉此项技艺者,在不脱离本发明之精神和范围内,当可做些许更动与润饰,因此本发明之保护范围当视权利要求书范围所界定者为准。
权利要求
1.一种X光检测仪阵列单元的制作方法,其特征是包括下列步骤提供一基底,具有一电容区与一晶体管区;形成横向延伸的一栅极线于该基底上,其中该栅极线包含一栅极,且该栅极位于该晶体管区内;形成一栅极绝缘层于该栅极线、该栅极及该基底上;形成一半导体岛于该晶体管区的该栅极绝缘层上;形成纵向延伸的一共同线与一资料线于该栅极绝缘层上,并且形成一源极与一漏极于该半导体岛上而构成一薄膜晶体管(TFT)结构,其中该漏极与该资料线电性连接;形成一第一导体层于该电容区的该栅极绝缘层上,且覆盖该共同线;形成顺应性的一钝化层于该栅极绝缘层、该第一导体层、该薄膜晶体管结构、该资料线与该栅极线上;一介层洞穿透该钝化层,而露出该源极的表面;形成一平坦化层于该钝化层上,并填入该第一介层洞;形成一第二介层洞及一第三介层洞穿透该平坦化层,其中,该第二介层洞至少露出该源极的表面,该第三介层洞露出位于该电容区的该钝化层表面;以及形成顺应性的一第二导体层于部分该平坦化层上,并与该源极电性连接;其中,位于该电容区的该第一导体层、该钝化层与该第一导体构成一储存电容结构。
2.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该栅极线为金属层。
3.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该栅极绝缘层为二氧化硅层、氮化硅层及氮氧化硅层择其一。
4.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该半导体岛的形成方法包括下列步骤形成一非晶硅层于该栅极绝缘层上;形成一经掺杂的非晶硅层于该非晶硅层上;以及去除部分该经掺杂的非晶硅层与该非晶硅层,而形成位于该晶体管区的该半导体岛。
5.如权利要求4所述的X光检测仪阵列单元的制作方法,其特征是在形成该共同线、该资料线与该薄膜晶体管结构之后,还包括下列步骤以该源极与该漏极为罩幕,去除部分该经掺杂的非晶硅层而露出该非晶硅层的表面。
6.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该共同线、该资料线、该源极与该漏极的图案由同一微影蚀刻步骤所形成。
7.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该第一导体层为铟锡氧化物层及铟锌氧化物层择其一,用以当作是下电极或像素电极。
8.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该钝化层为介电层。
9.如权利要求8所述的X光检测仪阵列单元的制作方法,其特征是该介电层为氮化硅层。
10.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该平坦化层为旋涂式玻璃层及有机层择其一。
11.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该第二导体层为铟锡氧化物层及铟锌氧化物层择其一,用以当作是上电极或电荷收集电极。
12.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是该栅极线具有一凸出部,该凸出部为该栅极,且位于该晶体管区内。
13.如权利要求1所述的X光检测仪阵列单元的制作方法,其特征是位于该晶体管区内的该栅极线用以当作是该栅极。
14.一种X光检测仪阵列单元的制作方法,其特征是包括下列步骤提供一基底,具有一电容区与一晶体管区;形成横向延伸的一栅极线于该基底上,其中该栅极线包含一栅极,且该栅极位于该晶体管区内;形成一栅极绝缘层于该栅极线、该栅极及该基底上;形成一半导体层于该栅极绝缘层上;形成一第一导体层于该半导体层上;使用一灰调微影蚀刻步骤,去除部分该第一导体层与该半导体层,而形成纵向延伸的一共同线于一第一半导体岛上,并且形成一源极、一漏极与纵向延伸的一资料线于一第二半导体岛上而构成一薄膜晶体管结构,其中该漏极与该资料线电性连接;形成一第二导体层于该电容区的该栅极绝缘层上,且覆盖该共同线;形成顺应性的一钝化层于该栅极绝缘层、该第二导体层、该薄膜晶体管结构、该资料线与该栅极线上;形成一第一介层洞穿透该钝化层,而露出该源极的表面;形成一平坦化层于该钝化层上,并填入该第一介层洞;形成一第二介层洞及一第三介层洞穿透该平坦化层,其中,该第二介层洞至少露出该源极的表面,该第三介层洞露出位于该电容区的该钝化层表面;以及形成顺应性的一第三导体层于部分该平坦化层上,并与该源极电性连接;其中,位于该电容区的该第二导体层、该钝化层与该第三导体层构成一储存电容结构。
15.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该栅极线为金属层。
16.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该栅极绝缘层为二氧化硅层、氮化硅层及氮氧化硅层择其一。
17.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该第一导体层为金属层。
18.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该半导体层的形成方法包括下列步骤形成一非晶硅层于该栅极绝缘层上;以及形成一经掺杂的非晶硅层于该非晶硅层上。
19.如权利要求18所述的X光检测仪阵列单元的制作方法,其特征是在形成该共同线、该资料线与该薄膜晶体管结构之后,还包括下列步骤以该源极与该漏极为罩幕,去除部分该经掺杂的非晶硅层而露出该非晶硅层的表面。
20.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该第二导体层为铟锡氧化物层及铟锌氧化物层择其一,用以当作是下电极或像素电极。
21.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该钝化层为介电层。
22.如权利要求21所述的X光检测仪阵列单元的制作方法,其特征是该个电层为氮化硅层。
23.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该平坦化层为旋涂式玻璃层及有机层择其一。
24.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该第三导体层为铟锡氧化物层及铟锌氧化物层择其一,用以当作是上电极或电荷收集电极。
25.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是该栅极线具有一凸出部,该凸出部为该栅极,且位于该晶体管区内。
26.如权利要求14所述的X光检测仪阵列单元的制作方法,其特征是位于该晶体管区内的该栅极线用以当作是该栅极。
全文摘要
一种X光检测仪阵列单元的制作方法,形成栅极于基底上;形成栅极绝缘层于栅极及基底上;形成硅岛于晶体管区的栅极绝缘层上;形成共同线于栅极绝缘层上且形成源/漏极于硅岛上而构成薄膜晶体管(TFT);形成下电极于电容区的栅极氧化层上且覆盖共同线;形成顺应性的钝化层于栅极氧化层、下电极与TFT上;形成第一介层洞穿透钝化层,露出源极表面;形成平坦化层于钝化层上且填入第一介层洞;形成第二介层洞及第三介层洞穿透平坦化层,其中第二介层洞露出源极表面,第三介层洞露出位于电容区的钝化层表面;形成上电极于部分平坦化层上,并与源极电性连接;本发明可以节省元件面积,且仅需六道微影蚀刻步骤,因而减少制造成本。
文档编号G01N23/04GK1470864SQ0212702
公开日2004年1月28日 申请日期2002年7月26日 优先权日2002年7月26日
发明者施博盛 申请人:瀚宇彩晶股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1