专利名称：智能探针卡架构的制作方法
技术领域：
本发明涉及一种测试晶片上集成电路(IC)时所使用的测试系统的探针卡结构。更具体地讲，本发明涉及一种具有智能单板特征的探针卡结构，该结构能使探针卡分配一条从测试系统控制器到多个测试探针的单通道从而连接到晶片上的IC。
背景技术：
当测试晶片上的IC时，同时测试尽可能多的器件在成本方面是有利的，这会减少每个晶片所用的测试时间。测试系统控制器不断改进，以便增大通道的数目和可以同时测试的器件的数目。然而，测试系统控制器的测试通道不断增多对于该测试系统而言是一个显著的成本因素，因为探针卡具有复杂的路由线路以用来容纳多个平行的测试通道。因此，期望能提供一种整体的探针卡架构，它可以在不要求增多测试系统控制器通道且不增大探针卡路由复杂性的情况下增大测试并行性。
在测试系统控制器资源有限的情况下，在探针卡中将来自测试系统控制器的一个信号扇出到多个传输线路可能是值得期望的，因为一个新测试系统控制器的成本通常会超过探针卡路由复杂性所增加的成本。测试系统控制器所具有的资源能够测试晶片上固定数目的待测器件(DUT)。随着技术的进步，单个晶片上可制造出更多的DUT。为了省去新增测试系统控制器的成本，要么测试系统对晶片执行多次测试，要么在探针卡中将通常提供给单个DUT的测试信号扇出到多个DUT。对于测试中的炙烧而言后一种做法更值得尝试，其中在晶片的加热期间探针卡对晶片的多次测试有时候是不好实现的。此外，对晶片作更少次数的测试减小了破坏晶片的可能性，并且更少次数的测试限制了测试系统中探针的磨损，其中替换探针可能很贵。
然而，在测试系统控制器和DUT之间的探针卡中扇出多个测试信号不仅会增大系统的复杂性，还会导致测试结构不精确。为了更好地确保测试不出故障，可以在探针卡上增设一些电路，以便使扇出线路之一出现故障时其影响达到最小。对于具有探针卡扇出的测试系统而言，扇出线路上所连接的组件中若出现故障，则会使所扇出的多个测试系统通道上全部器件所用的测试信号严重衰减。申请号为6,603,323且标题为“Closed-Grid Bus Architecture For WaferInterconnect Structure”的美国专利描述了一种解决方案，该方案通过在通道线路分支点和探针之间设置隔离电阻器来减小出故障的组件所引起的衰减，该专利引用在此作为参考。申请号为10/693,133且标题为“Isolation Buffers WithControlled Equal Time Delays”的美国专利中提供了另一种解决方案，该方案描述了一种在通道线路分支点和探针之间使用了隔离缓冲器的系统，其中所包括的电路可确保每一个隔离缓冲器都提供相同的延迟。然而，如在本发明的产生过程中所认识到的那样，所增加的电路会对测试带来不利的影响，可能会出现其它问题。
因为测试系统控制器系统的成本使人期望它们可以用很久，所以期望探针卡还能够具有扩展的测试系统功能，以便增加旧测试系统的使用寿命。探针卡充当测试系统控制器和晶片之间的接口，它通常比测试系统控制器要便宜许多并且其替换周期往往因探针卡上探针的磨损而比测试系统控制器短许多。
图1示出了用探针卡测试半导体晶片上多个DUT的测试系统的方框图。该测试系统包括通过通信线缆6连接到测试头8的测试系统控制器4或通用计算机。该测试系统还包括探测器10，探测器10由用于安装待测晶片14的工作台12构成，该工作台12是可移动的以便用探针卡18上的探针16来接触晶片14。该探测器10包括探针卡18，探针卡18支撑用来接触晶片14上所形成的多个DUT的探针16。
在该测试系统中，测试数据由测试系统控制器4产生，并且通过通信线缆6、测试头8、探针卡18、探针16最终传输到晶片14上的多个DUT。然后，测试结果从晶片上的多个DUT中往回通过探针卡18到达测试头8，以便往回传输到测试系统控制器4。一旦测试完成，该晶片就被切成多个分离的DUT。
测试系统控制器4所提供的测试数据被分到线缆6中所设置的多个单独的测试通道并且在测试头8中被分离，这样每一个通道连接到一个单独的探针。由柔性线缆连接器24将测试头8中的多个通道链接到探针卡18。然后，探针卡18将每一个通道链接到一个单独的探针16。
图2示出了典型的探针卡18中各组件的横截面图。探针卡18被配置成为直接接触晶片的弹簧探针16提供电通路和机械支撑。通过印刷电路板(PCB)30、中介层32和空间转换器34，提供了探针卡电通路。通过通常连接在PCB 30外围的柔性线缆连接器24，提供了来自测试头8的测试数据。在PCB 30中，通道传输线路40将来自连接器24的信号水平地分配到PCB 30上的多个接触焊点，以便与空间转换器34上多个焊点的路由节距相匹配。中介层32包括基片42，基片42在其两侧面上有弹簧探针电触头44。中介层32使PCB 30上多个单独的焊点电连接到空间转换器34上用于形成基板栅格阵列(LGA)的多个焊点。空间转换器34的基片45中的多条路径46分配(或“空间转换”)从LGA到弹簧探针16(这些探针按某一阵列配置)的多个连接。空间转换器基片45通常由多层陶瓷或有机基层压物构成。带有嵌入式电路、探针和LGA的空间转换器基片45被称为探测头。
背板50、托架(探测头托架)52、支架(探测头加劲支架)54、板弹簧56和调平销62为各电子组件提供了机械支撑。背板50被置于PCB 30的一侧之上，而托架52被置于另一侧之上并且通过螺丝59附着于其上。板弹簧56通过螺丝58附着于托架52上。板弹簧56延伸到以可移动的方式将支架54固定到托架52的内壁以里。然后，支架54包括水平延长部分60，用于将空间转换器34支撑在其内壁以里。支架54围绕着探测头并对托架52保持一个精密的公差，使得横向移动很有限。
调平销62完成对电子元件的机械支撑，并且提供空间转换器34的调平。调节调平销62，使得黄铜球66与空间转换器34有点接触。球体66接触空间转换器34的LGA的外围，以保持与电子元件的隔离。通过使用前进式螺丝或调平销62来精确调节这些球体，可实现使基片调成水平。穿过背板50和PCB30中的多个支持物，旋入调平销62。调平销螺丝62的移动由板弹簧56顶着，所以使球体66保持与空间转换器34的接触。
图3示出了图2所示探针卡各组件的分解装配图。图3示出了用两个螺丝59连接背板50、PCB 30和托架52的情况。设置了四个穿过背板50和PCB 30的调平螺丝62，用来接触在空间转换器基片34的角落附近的四个球体66。支架54直接置于空间转换器基片34上，支架54安装在托架52内部。板弹簧56通过螺丝58附着于托架52上。示出两个螺丝58用作参照，其它螺丝(未示出)置于整个外围，用来附着多个板弹簧。
图4示出了PCB 30相反一侧的透视图，它示出了连接器24排列在其四周的情况。在图3中，PCB 30的连接器24面朝下，所以未示出。在典型的探针卡中，连接器24(通常是零插拔力(ZIF)连接器)提供了位于探针卡外围的柔性线缆连接，并且被配置成与测试头上常以相同方式排列的那些连接器配对。尽管所示的是ZIF连接器，但是也可以使用其它连接器类型，比如弹簧针、非ZIF柔性线缆连接器、导电性弹性体突块、模压而成的弹簧元件等。
发明内容
根据本发明，探针卡具有许多单板特征，能够将一个测试通道信号扇出到多个DUT，同时限制了扇出对测试结果造成非预期的效果。这些单板探针卡特征还能够增强测试系统控制器的功能，有效地延长一些测试系统控制器的寿命，在无需购买更现代的测试系统控制器的情况下提供更先进的功能。根据本发明的探针卡能够在测试不受影响的情况下实现重要的扇出，这样探针卡可以与有限通道测试系统控制器一起使用，对晶片实施“一次测试型”测试，“一次测试”在测试炙烧期间是特别令人期望的。
探针卡的单板特征包括下列中的一个或多个(a)DUT信号隔离，这是通过将电阻器与每一个DUT输入串行放置而设置成的，从而隔离了出故障的DUT，在上文提到的美国专利6,603,323中对此有过描述；(b)DUT电源隔离，这是由与每一个DUT电源引脚串联的开关、限流器或调节器来提供的，以便隔离来自出故障的DUT的电源供给，从而允许单个测试系统控制器电源给多个DUT供能；(c)自测，这是通过使用单板微控制器或FPGA和相关的多路复用器和D/A转换器而提供的，对于扇出的测试系统控制器资源而言有必要进行单板自测，因为测试系统控制器整体性检查可能不再有效；(d)层叠的或垂直定向的子卡，它们被设置在各测试系统控制器连接处之间，这些连接处在探针卡的PCB上形成了轮廓区域，这些层叠的子卡用来容纳根据本发明所使用的其它电路，并且用来提供与PCB、空间转换器以及最初形成探针卡的其它组件很接近的其它电路；以及(e)在底部PCB及单独的子卡上所提供的控制器和测试系统控制器之间通信总线的使用，这会使底部PCB和子卡之间或底部PCB和测试系统控制器之间的接线数目达到最小。该总线可以进一步被配置成，通过在探针卡上使用串行到并行D/A或A/D转换器，将模拟信号分配到多个DUT，从而提供了最小化的布线和最小化的PCB使用面积。
参照附图进一步描述本发明的细节，其中图1示出了常规的晶片测试系统中各组件的方框图；图2是用于图1所示晶片测试系统的常规探针卡的横截面图；图3是图2所示探针卡中各组件的分解装配图；图4是图2所示PCB的透视图，示出了用于连接到测试头的各连接器；图5示出了具有根据本发明的单板组件的探针卡的横截面图；图6示出了图5所示探针卡中各组件的电路图；以及图7示出了图5所示探针卡中各组件的可替换的电路图。
具体实施例方式
图5示出了根据本发明的一种探针卡的横截面图，它从图2所示探针卡结构修改为包括多个单板组件，其中包括了子卡100和102。为了方便，从图2转移到图5上的各组件以相似的方式来标记。如图5所示，这些子卡通过层叠的连接器1041-4而连接。层叠的连接器附着于彼此相反的卡表面，并且包括阳和阴配对连接器。例如，连接器1041连接到底部PCB 30，而连接器1042连接到子卡100。层叠的连接器可以是适用于印刷电路板互连的ZIF、弹簧针、或其它类型的连接器。这些连接器使这些子卡可拆卸，这样根据测试环境可以很容易安装不同的子卡。尽管示出了可拆卸的连接器，但是在一个实施例中这些子卡也可以被严密连接，比如通过焊接。此外，尽管所示的是两个子卡，但是根据设计要求可以使用单个子卡或多于两个子卡。
如图所示，在各测试系统控制器接口连接器24之间，以可获得的间隔来设置子卡100和102。测试系统控制器可以是常规的自动测试装备(ATE)测试器或用于控制并配置探针卡的计算机系统，它会限制子卡在连接器24上可以层叠的高度。在所示的配置中，背板50中设有开孔，从而形成一轮廓区域，在该区域中子卡100和102连接到底部PCB 30。子卡可获得的探针卡面积通常由测试系统控制器连接和探针约束来规定。在测试系统控制器接口连接器24之间水平间隔有限的情况下，通过将附加的子卡层叠在探针卡的轮廓区域之内，便获得了很宽的区域可容纳根据本发明的架构的附加电路。
层叠的连接器1041-4为底部PCB 30以及子卡100和102的每一个表面上所设置的分立组件114提供了间隔。分立的组件114可以包括用于电源线的旁路电容器。在一个实施例中，相似的分立组件112也被设置在空间转换器34的表面上。在一个实施例中，分立的组件112是去耦电容器。为了容纳分立的组件112，从中介层32中除去许多弹簧触点44，并且在空间转换器34中设置了线路的重新路由。对于分立组件12是去耦电容器的情况，它们被置于用于将电能传输到探针16的线路附近，以使对测试结果有影响的电源线的电容最大化。通过被置于电容将改善去耦合的地方附近，这些电容器可以使用小电容。
在具有底部PCB 30的情况下，比如所示的100和102这样的子卡可能是冗余的，因为它们在其表面上携带了相同的分立元件。如果期望测试通道有更多的扇出，则可以简单地添加更多的冗余子卡。或者，根据测试要求和可用空间，这些子卡可以包括不同的组件。
所示的子卡102包括一个微控制器110作为分立的元件114。尽管被示出在子卡102上，但是相似的微控制器可以被设置在子卡102、子卡100、底部PCB 30和空间转换器34上。微控制器110可以是多种可编程控制器中的任一种，这包括微处理器、数字信号处理器、序列发生器、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)或可被编程/配置成控制器以便向电路提供测试或控制信号的其它控制器或器件。在一个实施例中，微控制器110是具有A/D能力的微芯片PIC18FXX20。
在空间转换器上，子卡或底部PCB 30或112上分立的组件114包括存储器，该存储器由微控制器110使用，或者由探针卡上或探针卡外部的另一个处理器使用。该存储器可以是用于提供暂时存储的随机存取存储器(RAM)，或诸如闪存等用于提供更永久的存储的器件。为了使微控制器110或其它处理器能够执行测试，该存储器可以被编程为包括测试矢量或测试程序。相似的是，该存储器可以包括系统配置数据。
电路也可以被组织成这样，在与DUT一致的情况下，为评估DUT而创建一个完整的系统。例如，如果DUT是Intel或其它微处理器，则子卡和探针卡电路可以包括用于个人计算机主板的支援电路。加电源时，DUT会经历像最终使用环境那样的电学环境。这样，可以对未封装的DUT器件执行操作正确性的测试。
为了容纳微控制器110和存储器或其它可产生显著热量的分立组件，与探针卡子卡100和102上或底部PCB 30上的各分立组件114在一起的，还可以包括温度控制系统。温度控制系统可以包括温度传感器和散热片、电冷却器、加热器、或使组件温度保持在期望范围中所需的其它器件。
除了微控制器110和存储器以外的分立组件114可以包括电压调节器、继电器、多路复用器、开关、D/A转换器、A/D转换器、移位寄存器等。在图6和7的电路图中示出了分立组件的配置示例。下文将进一步描述根据本发明的探针卡上所包括的这些组件和其它特征的细节。
A.DUT信号隔离在一个实施例中，空间转换器34包括与每一个提供DUT输入的探针相串联的薄膜电阻器。图6示出了这种薄膜电阻器1201-4，它们将来自测试系统控制器4的单个通道的信号提供给DUT 1241-4的输入。如上所述，根据本发明的构架在空间转换器34中使用了诸如电阻器1201-4这样的嵌入式电阻器，这些电阻器与每一个DUT输入串联以便将出故障的或短路的DUT与正常的DUT隔离开。如图5所示，空间转换器34通常是多层陶瓷基片，或者可以由多层有机基片构成，同时薄膜电阻器1201-4被置于到探针的路由线路路径中的一层或多层之上。如上所述，在美国专利6,603,323中描述了这种DUT隔离电阻器的使用情况。在一个实施例中，每一个电阻器的阻值范围介于50到5000欧姆之间。1000欧姆量级的数值允许单个DUT通道驱动频率介于5到50MHz之间的10到100个DUT。为了能够使性能达到最大化而同时不增大探针头的尺寸，将嵌入式电阻器靠近DUT放置是很关键的。分立的或表面贴装的电阻器也可以用于这种DUT隔离应用。
在另一个实施例中，作为串联电阻器的替换，可以放置缓冲器，使之与每一个DUT输入相串联以便隔离出故障的DUT，这在美国专利申请10/693,133中有描述。然后，在底部PCB或子卡中包括电路，以确保具有缓冲器的每一条线路中所提供的延迟是均匀的，这在专利申请10/693,133中有描述。
B.DUT电源隔离和电源控制在系统可用的DUT电源供给数量方面，该系统可能是有限的。当使用单个电源来驱动多个DUT时，期望隔离出故障的或短路的DUT，使其不影响连接到相同测试系统控制器电源的其它正常器件。还期望控制所提供的电源，因为随着每一个通道分支的增加，可能出现功率减小。
本架构使用与每一个DUT电源引脚相串联的电压调节器、限流器或开关以便隔离出故障的DUT。图6示出了来自电源供给通道132的电压调节器1301-4的使用情况。尽管所示的是从测试系统控制器4中提供电源，但是同样也可以从单独的电源供给中提供电源。电压调节器1301-4具有从测试系统控制器电压供给线路132中提供的电源，并且分配信号电源线以便给多个DUT1241-4供能。通过检测短路或相似故障的DUT所引起的电流浪涌，然后切断到该DUT的电流或使其最小化，电压调节器1301-4就是这样将出故障的DUT从相同电压源下工作的正常DUT中隔离开的。尽管图6中示出的是电压调节器，但是电压调节器1301-4也可以被能够隔离出故障的DUT且带有相似反馈的开关或限流器所替代。
除了电源隔离以外，本架构提供了来自DUT电源供给通道的增大的功率，以便能够使单个电源驱动更多的DUT。为了增大功率，在测试系统控制器4和DUT电压调节器1301-4之间的子卡100上提供了DC/DC转换器134，以便提供附加的DUT功率。测试系统控制器电源通常具有可编程的电压输出，该输出具有固定的最大电流。许多新的硅器件工作在低电压下。因此，测试系统控制器可以被编程到更高的电压，并且DC/DC转换器134可以向下调节到一更低的电压和更高的电流，以便使测试系统控制器电源能够驱动更多的DUT。
为了确保将精确的电压提供给测试系统，本发明的一个实施例提供了电压调节器1301-4和其它探针卡组件的校准和监控。微控制器110像图示那样连接，用来监控电压调节器1301-4的输出，以便确定何时因DUT故障而切断电流。除了接收电流信号以外，探针卡的微控制器110或其它处理器或分立组件可以被配置成校准电压调节器1301-4，以便能够精确控制这些调节器所提供的电压。然后，可以从微控制器110或其它组件中提供控制信号，以便控制通过调节器1301-4而输出的电压。
C.探针卡自测因为测试的并行性由探针卡中的扇出来提供并且测试功能已移至探针卡，所以期望在探针卡上包括一些特征以确保探针卡测试功能完整性，同时又不需要另外的测试系统控制器功能。在常规的探针卡中，测试系统控制器通常可以为完整性而监控每一个通道。当在若干个DUT中分配测试系统控制器资源并且添加各组件以隔离DUT时，由测试系统控制器所作出的探针卡完整性检查可能不再是有效的测试系统检查。
相应地，在图6所示的一个实施例中，本架构执行微控制器110、串行-并行寄存器(控制器)146、多路复用器140和142、D/A转换器144、A/D转换器147以及其它电路组件(那些其它电路组件用于确保向探针卡增添的测试功能的完整性)的组合自测。用其它子卡或底部PCB 30上的微控制器110或处理单元所执行的操作的模式提供了允许测试单独的子卡PCB组件和底部PCB组件的自测。
探针卡可以被配置成或在存储器中包括软件，以便提供自测。测试结果从探针卡报告给测试系统控制器4或其它用户界面。微控制器110或其它处理器也可以包括可编程的模式，该模式允许探针卡被重新配置成用标准探针卡测试计量工具进行探针卡测试。可以使用的标准计量工具的一个示例是AppliedPrecision公司所制造的probeWoRx系统。具有这种可编程模式的探针卡的使用可以允许在晶片生产测试环境中进行自测。除了自测模式以外，探针卡的微控制器110或其它处理器可以包括一种实时监控并报道探针卡“健康”或性能的模式。作为一个示例，所示的微控制器110接收电压调节器1301-4的输出，如果DUT出故障则会示出其“健康”报道功能。为探针卡的调节器1301-4和其它组件提供校准的探针卡电路可以进一步确保“健康”监控的精确度。探针卡上的微控制器110或其它电路同样可以连接成监控DUT的“健康”，或确保底部PCB和子卡组件正常发挥作用并且将结果报道给测试系统控制器4或其它用户界面。
除了自测和实时“健康”监控以外，探针卡的微控制器110或其它处理器可以提供事件记录。例如，事件记录可以包括测试历史、晶片统计、良品/次品统计、DUT位置/引脚故障、或用探针卡进行测试时所期望的其它数据。探针卡上所包括的存储器也可以用于存储事件记录数据。
D.串行总线接口为了使使用子卡所需的路由线路和连接器资源的量达到最小，向本架构提供串行总线145。图6的微控制器110在一个实施例中提供了串行总线接口，以便在不另外占用面积的情况下控制该串行总线145。探针卡的串行总线145允许在接口导线数目最小的情况下分配探针卡内建自测(BIST)特征。串行总线是探针卡BIST功能的关键启动者。
串行接口总线145被置于子卡100(和其它子卡，如果使用的话)和底部PCB 30之间。串行总线能够在连接器数目和布线资源最小化的情况下在底部PCB 30和子卡之间进行通信。诸如串行-并行移位寄存器146等串行到并行的转换器被设置在PCB 30上，以便在路由线路量和连接器资源最小化的情况下将串行总线信号分配到PCB 30内部单独的DUT。
尽管作为简单的串行-并行移位寄存器而示出，但是串行-并行移位器件146可以是可编程的控制器，比如DSP、FPGA、PLD或微控制器，它们用于提供与子卡100上的微控制器110相似的功能，其基本功能是提供并行到串行的转换。作为处理器，单元146也可以被配置成执行自测功能，用来将编程或数据提供给子卡上的其它处理器，并且通过串行总线145提供处理器的菊花链连接。
作为处理器，串行/并行控制器单元146可以进一步利用压缩数据格式，并且可以用于压缩和解压缩数据及测试矢量。例如，串行/并行控制器单元146可以被配置成接收来自未连接到串行总线的组件的BCD数据，并且将该BCD数据转换为用于接下来分配的串行数据。相似的数据压缩和解压缩可以由探针卡的子卡100和102或底部PCB 30之一所包括的其它可编程控制器或处理器来提供。
相似的是，被配置成处理器的串行/并行控制器单元146可以使探针卡能够支持DUT的扫描测试特征。可编程逻辑和存储器芯片可以具有串行扫描端口以便提供扫描测试。扫描端口通常用在制造过程中以便提供该芯片的内建自测(BIST)，该扫描端口在制造之后并不连接到封装引线。当DUT扫描端口连接到串行/并行控制器单元或连接到串行总线上的其它扫描测试电路时，在与测试系统控制器4一起或相分离的情况下，子卡都能够使DUT具有扫描测试特征。
图6还示出了到测试系统控制器4的串行总线接口133，它用于在导线和连接器资源最少的情况下提供来自测试系统控制器4的串行通信。使用串行接口133时，测试系统控制器4可以将控制信号路由到串行到并行转换器146，或到微控制器110。在一个实施例中，可以提供来自测试系统控制器4的JTAG串行端口的串行接口133，其中测试系统控制器4的扫描寄存器被用于提供来自测试系统控制器4的串行控制信号。
尽管所示的测试系统控制器4具有与微控制器110相连接的串行接口133，但是也可以提供其它类型的通信接口，比如所示的并行接口135。其它接口可以单独使用，或与串行接口组合使用。其它类型的接口可以包括RF、无线、网络、IR或测试系统控制器4可以获得的各种连接。尽管所示的情况是仅连接到微控制器110，但是接口135可以直接地或通过总线连接到探针卡上的其它器件。
串行总线145也可以被用于分配到DUT和来自DUT的模拟信号。本架构包括串行数字到模拟转换器144，用于将串行信号转变为模拟形式并将这些信号分配到多个DUT中。D/A转换器144从串行-并行移位寄存器146中接收通过串行总线145而输入的测试信号，尽管该信号也可以从其它连接到串行总线145上的组件中提供。D/A转换器144可以在每一个封装中包含多个D/A转换器(通常每一个封装中有8、16或32个)，它们连接到串行接口总线145，用于在布线和PCB面积最小的情况下将模拟电压传递到各DUT。还包括A/D转换器147，用于接收来自DUT的模拟信号并且转换为数字形式，从而通过串行总线将信号较佳地提供给串行-并行移位寄存器。还提供了模拟多路复用器142，以便将来自电压调节器1301-4的输出中的反馈提供给微控制器110，以使微控制器能够确保电压调节器1301-4在自测和测试完整性确保方面起适当的作用。
图7示出了图6的可选电路图，用于图5所示探针卡上可以使用的那些组件。图7所示电路通过在底部PCB 30上使用FPGA 150来替代串行-并行移位寄存器146、串行DAC 144和串行ADC 147，对图6作出了修改。
FPGA 150可以包括单板微控制器，或可以被编程/配置成提供微控制器110的功能。因此，图6的微控制器110在图7中被删去了，其功能由FPGA 150来实现。相似的是，图7的FPGA 150可以被编程为执行图6的模拟多路复用器142的功能。因此，如图7所示，电压调节器1301-4的输出被提供给FPGA 150，并且图6的模拟多路复用器在图7中被删去了。其它组件从图6搬到图7上，并且以相似的方式来标记。
FPGA 150可以由程序Verilog来编程或配置。FPGA 150的编程或配置可以在将FPGA 150安装到探测卡上之前来设置。在使用测试系统控制器4或与探针卡相连的其它用户界面进行安装之后，可以进一步执行FPGA 150的编程或配置。基于一个或多个DUT的响应，可以重新配置FPGA 150，以便促进DUT所需的特定测试。
FPGA的编程可以基于该DUT的设计数据库或测试台。在一个实施例中，用来开发DUT的计算机辅助设计(CAD)设计系统的输出可以用于合成被载入探针卡上的FPGA内或微控制器程序存储器内的测试程序。该CAD设计数据库可以被直接使用，或者由用来设计探针卡的设计工具或CAD工具进行后期处理。这样，通过用于测试特定DUT设计的软件，可以使用并定制标准的或半标准的子卡、底部PCB、或空间转换器贴装控制器组件。
尽管可以想到FGPA 150可以被包括在子卡100中，但是FPGA 150最好位于底部PCB 150上，以使子卡132和底部PCB 30之间的路由线路和连接器的数目最小。图示的FPGA 150向串行总线145提供了串行接口，以便与测试系统控制器4进行有效的通信。
F.可编程的路由通过空间转换器34或底部PCB 30，探针卡中的信号、电源和地面路径像上文所描述的那样用某种类型的空间转换来进行路由。一旦制造好这些路径，作出改变的灵活性就很小了。通过诸如中继器、开关或FPGA等IC，便可以在探针卡中构建出灵活性，以便提供可控的路径重新路由。使用可编程或可控的IC来路由信号可以提供很大的灵活性，从而允许通过简单地对IC进行重新编程而将相同的探针卡用于许多设计。在一个实施例中，由连接到探针的自动测试设备对IC进行控制或编程，从而允许测试工程师在调试测试程序时实时地对探针卡进行重新编程。
在一个实施例中，如图7所示，FPGA 150可以被配置成提供可编程的线路路由。FPGA 150可以用于控制路由并提供串行-并行移动功能，或用于在不提供任何串行-并行移动的情况下控制路径路由。其它可编程的IC(比如PLD或简单的可编程开关)可以相似地被用于提供可编程的路径路由。
如上所述，连接器24将来自测试系统控制器4的信号分配到底部PCB 30的连接器24。然后，通道传输线路40将来自连接器24的信号水平地分配，用于连接到多个DUT。在一个实施例中，通过底部PCB 30上的FPGA 150，对该PCB的通道传输线路40进行路由，以使测试系统控制器4的路由资源能够以可编程的方式连接到不同的DUT。FPGA 150简单地充当可编程的开关矩阵。在其它实施例中，来自测试系统控制器4的资源串行地或直接地被提供给子卡上或空间转换器34上的FPGA 150，以便使测试系统控制器资源能够以可编程的方式连接到不同的DUT。通过测试系统控制器4或者通过一条从用户界面到探针卡上的FPGA 150的单独连接而实现的到FPGA 150的连接允许对FPGA150进行重新编程，以便按期望的方式重新配置路径路由。
F.组合特征在上文A-E中所描述的架构的特征可以单独使用，或者可以按测试要求所规定的来使用。用根据本发明所描述的特征可以实现使扇出测试信号的能力显著增加。例如，上一代测试系统控制器可能是在33MHz下工作的32DUT测试系统控制器。使用本文所描述的智能探针卡架构时，在相同的33MHz下工作的测试系统控制器可以扩展到256DUT测试系统控制器。如果测试系统控制器具有冗余分析(RA)能力，则DUT I/O的多路复用也可以启用冗余分析测试。在图6和7中，对于通过多路复用器140而提供给测试系统控制器4的DUT I/O输入，便示出了这种能力。多路复用器可以由微控制器110、或处理电压146来控制，以便将期望的DUT I/O路由到测试系统控制器4。
作为晶片级步骤炙烧卡，这种共享资源或多路复用测试配置可能是非常有吸引力的，其中如上所述，期望在工艺中炙烧期间对所有的DUT进行一次测试。该测试速度可能会因DUT I/O的多路复用而有所减小，但是在炙烧过程中，这通常不是限制性的。益处将是晶片级炙烧测试系统控制器解决方案以及从炙烧失败中有可能恢复，同时RA出现在背景中或者在单独类型操作的炙烧之后提供一种RA类型。
尽管上文对本发明作了详细说明，但是这仅是要表明本领域的技术人员可如何实施和利用本发明。许多其它的修改将落在权利要求书所界定的本发明范围之中。
权利要求
1.一种探针卡组件，它包括可编程的控制器，所述控制器控制将测试信号提供给所述探针卡的测试探针以便对晶片上各元件进行测试。
2.如权利要求1所述的探针卡组件，其特征在于，所述可编程的控制器包括现场可编程门阵列(FPGA)。
3.如权利要求1所述的探针卡组件，其特征在于，所述可编程的控制器通过一接口连接到测试系统控制器，其中所述测试系统控制器将测试信号提供给所述接口，以便控制晶片上各元件的测试。
4.如权利要求3所述的探针卡组件，其特征在于，所述接口包括下列中的一种或多种串行接口、并行接口、无线接口、网络接口、RF接口，以及IR接口。
5.如权利要求1所述的探针卡组件，还包括所述可编程的控制器可以进行存取的存储器，其中所述存储器存储着能使所述可编程的控制器对所述晶片上的各元件进行测试的测试程序。
6.如权利要求1所述的探针卡组件，其特征在于，所述可编程的控制器包括被配置成接收所述测试信号的串行到并行转换器，所述可编程的控制器被配置成将所述测试信号从串行转换为并行并且将并行的测试信号分配到所述测试探针。
7.如权利要求1所述的探针卡组件，其特征在于，所述可编程的控制器被配置成执行所述探针卡组件中所包括的各元件的自测。
8.如权利要求1所述的探针卡组件，还包括串行到并行转换器，被连接以接收来自所述可编程控制器的信号，所述串行到并行转换器被配置成将所述测试信号从串行转换为并行并且将并行的测试信号分配到所述测试探针。
9.如权利要求1所述的探针卡组件，还包括串行数字到模拟转换器，被连接以接收来自所述可编程控制器的数字测试信号，所述数字到模拟转换器被配置成转换所述测试信号并且将其以模拟形式提供给所述测试探针。
10.如权利要求1所述的探针卡组件，还包括连接到底部PCB的子卡，所述子卡包括所述可编程控制器和连接器，所述连接器用于连接到测试系统控制器并且将来自所述连接器的线路路由到多个向测试探针提供电连接的接点，所述测试探针用于接触晶片上的DUT，所述子卡用于支撑那些被配置成向所述DUT提供附加信号的分立元件。
11.如权利要求10所述的探针卡组件，其特征在于，所述分立元件包括附加的可编程控制器。
12.如权利要求10所述的探针卡组件，其特征在于，所述子卡还包括电源供给隔离器件，这些器件与多个电源供给线路串联，所述电源供给线路将测试系统控制器的单根电源供给线路中的电能分配到多个测试探针，每一个测试探针被配置成接触DUT电源供给输入，其中所述电源供给隔离器件被配置成当给定的电源供给线路上的DUT被确定为出故障时就使所述给定线路上的电流达到最小。
13.如权利要求10所述的探针卡组件，其特征在于，所述晶片上的元件包括微处理器，并且其中所述分立元件包括用于个人计算机主板上的支援电路。
14.如权利要求1所述的探针卡组件，还包括连接到底部PCB的子卡，所述底部PCB包括连接器，以便连接到测试系统控制器并且将来自所述连接器的线路路由到多个向测试探针提供电连接的接点，所述测试探针用于接触晶片上的DUT，所述子卡用于支撑所述可编程控制器。
15.如权利要求1所述的探针卡组件，还包括空间转换器，支撑所述测试探针并具有与所述测试探针相连的内部路由线路，其中所述空间转换器支撑着所述可编程控制器。
16.如权利要求1所述的探针卡组件，还包括电阻器，每一个电阻器都串联在单个测试系统控制器通道和多个测试探针之间，从而提供了测试探针的电阻隔离。
17.一种探针卡组件，包括隔离缓冲器，每一个隔离缓冲器都串联在单个测试器通道和多个测试探针之间，从而提供了测试探针的隔离。
18.如权利要求2所述的探针卡组件，其特征在于，被载入所述FPGA中的测试程序是从用来开发所述晶片上各元件的CAD设计系统中提供的。
19.如权利要求5所述的探针卡组件，其特征在于，被载入所述存储器中的测试程序是从用来开发所述晶片上各元件的CAD设计系统中提供的。
20.一种探针卡组件，包括连接到底部PCB的子卡，所述底部PCB包括连接器，以便连接到测试系统控制器并且将来自所述连接器的线路路由到多个向测试探针提供电连接的接点，所述测试探针用于接触晶片上的DUT，所述子卡包括被配置成向所述DUT提供附加信号的分立元件。
21.如权利要求20所述的探针卡组件，其特征在于，所述子卡通过可拆卸的连接器连接到所述PCB。
22.如权利要求20所述的探针卡组件，其特征在于，所述晶片上的DUT包括微处理器，并且其中所述分立元件包括用于个人计算机主板的支援电路。
23.如权利要求20所述的探针卡组件，其特征在于，所述分立元件包括用在带有所述DUT的电路中的支撑元件。
24.一种探针卡组件，包括电源供给隔离器件，这些器件与多个电源供给线路串联，所述电源供给线路将测试系统控制器的单根电源供给线路的电能分配到多个测试探针，每一个测试探针被配置成接触DUT电源供给输入，其中所述电源供给隔离器件被配置成当给定一条电源供给线路上的DUT被确定为出故障时就使所述给定线路上的电路达到最小。
25.如权利要求24所述的探针卡组件，其特征在于，所述电源供给隔离器件包括电压调节器、开关和限流器中的一种或多种。
26.如权利要求24所述的探针卡组件，包括支撑所述测试探针的空间转换器；至少一个子卡；以及与所述空间转换器和所述至少一个子卡电互连的底部PCB，其中在所述空间转换器、所述底部PCB和所述至少一个子卡中的至少一个之上设置所述电源供给隔离器件。
27.一种探针卡组件，包括连接在测试系统控制器的单根电源供给线路中的DC-DC转换器，所述电源供给线路将电能通过线路分支分配到多个测试探针，所述DC-DC转换器被配置成增大所述电源供给线路上所提供的信号中的电流。
28.一种探针卡组件，它包括可编程的控制器，所述可编程的控制器被配置成执行所述探针卡组件中所包括的各元件的自测。
29.一种探针卡组件，它包括串行接口器件，所述串行接口器件被配置成连接到测试系统控制器，以便接收要分配到所述探针卡组件的各探针的测试信号。
30.如权利要求29所述的探针卡组件，还包括串行到并行转换器，用于将所述测试信号从串行转换为并行并且将并行的测试信号分配到多个测试探针。
31.如权利要求30所述的探针卡组件，其特征在于，所述串行到并行转换器包括现场可编程门阵列(FPGA)。
32.如权利要求31所述的探针卡组件，包括支撑所述测试探针的空间转换器；至少一个子卡；以及与所述空间转换器和所述至少一个子卡电互连的底部PCB，其中在所述空间转换器、所述底部PCB和所述至少一个子卡中的至少一个之上设置所述串行到并行转换器。
33.一种探针卡组件，包括串行数字到模拟转换器，它被配置成以串行的方式接收要以模拟形式被分配到所述探针卡的各测试探针上的测试信号，所述数字到模拟转换器被配置成转换所述测试信号并且将其按模拟形式提供给所述测试探针。
34.如权利要求33所述的探针卡组件，还包括模拟到数字转换器，被配置成接收来自测试设备的模拟信号并且将数字表示发送给测试系统控制器。
35.如权利要求34所述的探针卡组件，包括支撑所述测试探针的空间转换器；至少一个子卡；以及与所述空间转换器和所述少一个子卡电互连的底部PCB，其中在所述空间转换器、所述底部PCB和所述至少一个子卡中的至少一个之上设置所述串行数字到模拟转换器和所述模拟到数字转换器。
全文摘要
提供了一种用于晶片测试系统的探针卡，它具有许多单板特征，能够进行测试系统控制器通道的扇出，以便测试晶片上的多个DUT，同时又限制了扇出对测试结果的不利影响。探针卡的单板特征包括下列一个或多个(a)DUT信号隔离，这是通过将电阻器与每一个DUT输入串联以隔离出故障的DUT而设置的；(b)DUT电源隔离，这由与每一个DUT电源引脚串联的开关、限流器或调节器来设置，以便隔离对出故障的DUT的电源供给；(c)用单板微控制器或FPGA来设置的自测；(d)作为探针卡一部分而设置的层叠的子卡，用于容纳附加的单板测试电路；以及(e)在探针卡的底部PCB及子卡或测试系统控制器之间接口总线的使用，以使底部PCB和子卡之间或底部PCB和测试系统控制器之间的接口导线的数目达到最小。
文档编号G01R31/28GK1947022SQ200580012737
公开日2007年4月11日 申请日期2005年4月21日 优先权日2004年4月21日
发明者C·A·米勒, M·E·查夫特, R·J·汉森 申请人:佛姆法克特股份有限公司