专利名称：用于半导体的测试设备的制作方法
技术领域：
本发明涉及包括诸如FPGA(现场可编程门阵列)之类能够以可编程方式构造硬件结构的可配置器件的用于半导体的测试设备。
背景技术：
近年来，包含多个电路的系统LSI的开发进展迅速，已提出了各种用于测试系统LSI的设备及方法，它们分别满足诸如测试成本和测试部件之类的不同需求。关注成本方面，包含用作信号输入/输出单元和控制单元的电路和专用器件的通用测试器价格昂贵。为降低测试成本，开发了利用可配置器件(FPGA)进行信号输入/输出与控制的廉价用于半导体的测试设备。
图9是示出根据传统方法利用FPGA的廉价测试设备的结构的示意图。根据该方法的用于半导体的测试设备的主体A′包括测试头11、FPGA 12、测量单元13、存储器14、供电单元/时钟发生单元15和存储单元21。程序被写入存储单元21以便通过配置FPGA来调整硬件结构。
设备主体A′和与作为测试目标的器件B相连接的负载板C、以及从外部控制设备主体A′的PC/EWS(工程工作站)100协同操作。PC/EWS指的是个人计算机或者工程工作站。相关部件的作用如下所述。
测试头11包括包含连接器、弹簧测试针(pogo pin)和电缆等在内的测试者通道，且在FPGA 12、测量单元13和负载板C之间交换数字和模拟信号。测量单元13具有诸如通过负载板C读取从待测器件B输出的电压值、或者将读取的模拟值转换为数字值等的功能。供电单元/时钟发生单元15为FPGA 12和负载板C供应测试所需的电能和时钟。存储器14中存储用于输入/输出对作为测试目标的器件B进行测试所用到的逻辑波形(pattern)的数据(诸如输出值和期望值之类的信息)，以及从待测器件B输出的数据。这些数据通过负载板C存储在存储器14中。FPGA 12实现数据的输入/输出和计算以及存储器14的控制等。举例来说，FPGA 12输出存储于存储器14中的数据，比较通过负载板C输入的数据和存储于存储器14中的数据，接收通过负载板C输入的数据并执行计算。FPGA 12基于来自PC/EWS 100的测试程序进行操作。程序被写入存储单元21以便通过配置FPGA来调整硬件结构。因此，FPGA 12在设备主体A′中主要负责待测器件B的逻辑测试功能。
接下来，描述根据传统方法的用于半导体的测试设备的操作。当设备主体A′的电源开启后，存储单元的信息被配置到FPGA 12。因此，FPGA 12的硬件结构与设备主体A′的用于用于逻辑测试功能的硬件结构相继被调整。调整后的硬件结构被与待测器件B无关地固化。
接下来，负载板C安装到测试头11上且待测器件B安装到负载板C上之后，用于待测器件B的测试程序在PC/EWS 100中执行。FPGA 12基于此测试程序进行操作，以便通过执行输入/输出逻辑波形实现测试。测试结束时，FPGA12输出测试的结果给PC/EWS 100。
近年来，具有更高性能的多个种类的系统LSI相继被商业化。相应地，就各个系统LSI而言，用于半导体的测试设备所要求的测试指标差别很大。例如，各种输入/输出逻辑波形的频率和输出电压存在差别，并且在频率计数功能和数字捕获功能被应用时相应通道的范围和相应频率的范围也存在差别等。
在前述传统结构中，写入存储单元21的特定程序被配置给FPGA 12，从而使用于半导体的测试设备的用于逻辑测试功能的硬件结构得以调整。然而，FPGA 12的资源有限，不能够为每一待测器件都提供最佳的用于半导体的测试设备硬件结构。适合一待测器件的硬件结构不一定同样最适用于另一待测器件。
发明内容
因此，本发明的主要目的在于提高其中诸如FPGA之类可配置器件被用来构造对多个待测器件中每一个来说均为最佳的硬件结构的廉价用于半导体的测试设备的通用性。
为实现前述目的，根据本发明的用于半导体的测试设备，包括设备主体和提供在该设备主体外部的存储单元。该设备主体包括能够以可编程方式构造硬件结构的可配置器件，和用于连接该可配置器件和该设备主体外部以便配置该可配置器件的接口。该存储单元中被写入用于调整该可配置器件的硬件结构的用于硬件结构的调整程序，通过该接口以允许连接或移除的方式被连接到该设备主体上。
根据前述结构，用于调整该可配置器件的硬件结构的程序被写入其中的存储单元，与该用于半导体的测试设备的主体相独立地提供，因此通过该接口配置到该可配置器件上的用于硬件结构的调整程序能够依据待测器件而灵活地改变。故而，有可能构造对多个待测器件中每一个来说为最佳的硬件结构，并提高该用于半导体的测试设备的通用性。
在前述结构中，优选地，在该可配置器件基于从该存储单元读出的用于硬件结构的调整程序被配置之后，该可配置器件执行该用于半导体的测试设备的操作被调整的测试程序。
根据前述结构，为执行后面的测试有必要由个人计算机(包括工程工作站)控制该用于半导体的测试设备的操作。这里陈述的测试，是在适用于测试该器件的硬件结构被配置到该可配置器件之后，测试该待测器件中的逻辑电路部分和模拟电路部分。
在前述结构中，该接口优选地具有该可配置器件连接到其上的连接器或者弹簧测试针(pogo pin)。
根据前述结构，通过该连接器或者弹簧测试针，能够从连接到配置电缆等的个人计算机或者从该存储单元安装其上的负载板，对设置在该用于半导体的测试设备中的可配置器件进行配置。
就前述结构中置于该设备主体外部的存储单元的位置而言，存在该存储单元安装在连接该待测器件和该设备主体的负载板上，或者设置在该个人计算机(包括该工程工作站)上的实例。
根据前述结构，关于适合该待测器件的程序的配置，可从该负载板、BOST(执行测试的外部辅助电路)或者个人计算机等容易地实现。在有必要依据作为测试目标的器件的类型改变可配置器件的硬件结构时，该存储单元被安装在为待测器件准备的负载板上或者BOST上，从而无需在各个作为测试目标的器件被测试时每次都改变存储单元。因此，通过减少存储单元的改变次数，测试可以更高效地实现。
在前述结构中，存在存储单元识别装置被进一步添加以便识别该存储单元的连接状态并输出所识别的结果的实例。在该实施例中，优选地，用于调整该可配置器件的另一硬件结构的另一用于硬件结构的调整程序被写入其中的另一存储单元被进一步提供。在该实例中，可想见的是，该另一存储单元设置在该设备主体内或者设置在连接到该用于半导体的测试设备的个人计算机中，以便执行该用于半导体的测试设备的操作在其中被调整的测试程序。在前述实施例中，该可配置器件在该存储单元识别电路识别出该存储单元的连接时，读出该存储单元的用于硬件结构的调整程序并基于所读出的程序被配置，而该可配置器件在该存储单元识别电路无法识别出该存储单元的连接时，读出该另一存储单元的另一用于硬件结构的调整程序并基于该另一程序被配置。
根据前述结构，该存储单元识别电路能够在该负载板安装在该设备主体上之后，立即判断该存储单元是否安装在该负载板上，并在该存储单元未被安装时输出警告信号或者使该可配置器件利用设置在该设备主体中的另一个存储单元被配置。换句话说，通过设置多个存储单元所获得的通用性可以使测试多样化，并且可根据存储单元的设置位置实现灵活的对应。
在前述结构中，存在该负载板的板信息被存储在该存储单元中的另一实例，并且该可配置器件基于从该存储单元读出的该负载板的板特性信息执行该用于半导体的测试设备的操作被调整的测试程序。
根据前述结构，诸如传播延迟特性之类各个负载板间相异的板信息，可以以与硬件结构相同的方式读入该可配置器件、个人计算机、工程工作站等。因此，有可能取消诸如标定之类通常要求在测试程序之前的初始步骤。
进一步，在前述结构中，存在用于自动诊断载入该设备主体中的部件的自诊断程序被写入该存储单元中的实例。
根据前述结构，当该存储单元被连接时该自诊断步骤能够自动执行，以致通常独立于该测试执行的该设备主体的自诊断步骤变得不必要，并且由于该诊断总可以在该测试程序执行之前进行，所以该测试的可靠性得以提高。
在前述结构中，存在存储单元选择电路可被进一步提供和多个存储单元可被设置的另一实施例，其中存储单元选择电路从这些多个连接到该接口的存储单元中选择任意一个存储单元，并且在该可配置器件基于从该存储单元选择电路选择的存储单元中读出的用于硬件结构的调整程序被配置后，该测试基于该用于半导体的测试设备的操作被调整的测试程序被执行。
根据前述结构，多个不同的存储单元被安装在该负载板上，且该存储单元选择电路在测试期间切换存储单元，以便该测试每一个待测器件的测试能够以可配置器件的最佳硬件结构进行。
在前述结构中，可想见另一实例，其中比较电路用于将来自该待测器件、个人计算机等的识别信号与来自该存储单元的识别信号进行比较，并且所比较的结果被输出。
根据前述结构，当写入该存储单元中的程序不适合待测器件时，该比较电路在测试之前输出所比较的结果，以便消除测试可能基于错误的硬件结构和测试程序来进行的风险。实际上，设备主体的操作可基于所比较的结果被暂停等。
如上所述，本发明能够提高其中可配置器件(FPGA)被用来输入/输出和控制信号的廉价用于半导体的测试设备的通用性。
根据本发明的用于半导体的测试设备，作为包括诸如FPGA之类能够以可编程方式构造硬件结构的可配置器件的用于半导体的测试设备是有效的。
通过以下对本发明优选实施例的说明，本发明的这些和其它目的及有益效果将变得清楚。本领域技术人员可通过实施本发明而领会说明书中未及详述的诸多优点。
图1是示出根据本发明实施例1的用于半导体的测试设备的示意性结构的框图。
图2是示出根据实施例1的变体实施例的用于半导体的测试设备的示意性结构的框图。
图3是示出根据本发明实施例2的用于半导体的测试设备的示意性结构的框图。
图4是示出根据本发明实施例3的用于半导体的测试设备的示意性结构的框图。
图5是示出根据本发明实施例4的用于半导体的测试设备的示意性结构的框图。
图6是示出根据本发明实施例5的用于半导体的测试设备的示意性结构的框图。
图7是示出根据本发明实施例6的用于半导体的测试设备的示意性结构的框图。
图8是示出根据本发明实施例7的用于半导体的测试设备的示意性结构的框图。
图9是示出常规用于半导体的测试设备的示意性结构的框图。
具体实施例方式
以下，参照附图详述根据本发明的用于半导体的测试设备的优选实施例。
实施例1图1是示出根据本发明实施例1的用于半导体的测试设备的示意性结构的框图。图1中，A表示用于半导体的测试设备的主体，B表示作为测试目标的器件，C表示待测器件B安装在其上的负载板，11表示测试头，12表示作为可配置器件的FPGA，13表示测量单元，14表示存储器，15表示供电单元/时钟发生单元，21表示用于调整FPGA 12的硬件结构的程序被写入其中的存储单元，100表示PC/EWS。该“PC/EWS”是连接到用于半导体的测试设备上并执行用于半导体的测试设备的操作在其中被调整的测试程序的个人计算机(包括工程工作站)。负载板C通过测试头以允许自由连接或者移除的方式连接到设备主体A上。在下面的叙述中，写入在存储单元21中的包括上述程序在内的信息，被简称为信息。
首先描述各个部件的作用。测试头11包括包含连接器、弹簧测试针和电缆等在内的接口(测试者通道)。测试头11在置于设备主体A外部的负载板C与提供在设备内的FPGA 12和测量单元13之间交换数字信号和模拟信号。测量单元13的功能例如，通过负载板C读取从待测器件B输出的电压值，将模拟值转换为数字值等。供电单元/时钟发生单元15为FPGA 12、负载板C等供应测试所需的电能和时钟。存储器14中存储用于输入/输出对作为测试目标的器件B进行测试所需的逻辑波形的数据(诸如输出值和期望值之类的信息)，以及通过负载板C从器件B输出的数据。
信息(包括用于FPGA 12的硬件结构的调整程序)从存储单元21传输到FPGA 12。FPGA 12基于该信息进行配置，以便进行数据的输入/输出、数据的计算和存储器14的控制。例如，FPGA 12输出存储于存储器14中的数据，并比较通过负载板C输入的数据和存储于存储器14中的数据。FPGA 12进一步接收通过负载板C输入的数据并对其进行计算。FPGA 12基于来自PC/EWS 100的测试程序进行操作。用于调整FPGA 12的硬件结构的信息被写入存储单元21，而且FPGA 12的硬件结构基于此信息进行配置。通过配置来进行调整的硬件结构，可根据作为测试目标的器件B灵活地改变。例如，当待测器件B的逻辑测试基于存储在存储器14中的波形进行时，波形输入/输出中的比特位数和行数可以在必要时改变。如果存储器14的容量是512兆比特，且一个数据等效为2比特，那么可以改变为512比特×4兆比特行或者256比特×8兆比特行。可选地，作为测试目标的器件B可以在针对波形的输入/输出频率、输入/输出电压、对应数据捕获的通道范围等的最优结构下进行测试。输入/输出电压是最佳结构的条件之一，其被限定为不仅提供给FPGA的I/O电压值可变，而且关于FPGA的I/O电压亦可变的结构下的输入/输出电压。进一步，对应数据捕获的通道范围并非意指从待测器件B输出的数据与期望值进行比较的范围，而是指数据值在存储器中存储的范围。
接下来，描述如上所述构造的用于半导体的测试设备的操作的实例。首先，开启用于半导体的测试设备的主体A的电源。此时，通过负载板C对存储单元21供电的电源处于关断状态。负载板C安装在设备主体A上，其被控制以开启从PC/EWS 100向存储单元21供电的电源，并同时启动对FPGA 12的配置。这样，存储单元21的信息传输到FPGA 12，而且FPGA 12基于所传输的信息进行配置。作为配置的结果，FPGA 12的硬件结构与设备主体A的用于逻辑测试功能的硬件结构相继被调整。提供于设备主体A外部的存储单元21，能够灵活地改变写入其中的信息。因此，对于待测器件B来说为最佳的用于逻辑测试功能的硬件结构能够得以配置。
随后，作为测试目标的器件B被安装到负载板C上。之后，用于作为测试目标的器件B的测试程序在PC/EWS 100中执行。FPGA 12基于该测试程序进行操作，随后进行波形输入/输出等以实现测试。这样，测试得到执行。当测试结束时，FPGA 12输出测试的结果给PC/EWS 100。
当不同的作为测试目标的器件B被测试时，对相关待测器件B来说为最佳的用于逻辑测试功能的硬件结构被写入其中的存储单元21，被用于通过再次配置FPGA 12而实现测试。
根据本实施例，用于半导体的测试设备的硬件结构可根据待测器件进行优化，以便使用于半导体的测试设备具有低廉的价格和更高的通用性。因此，不但无需根据不同待测器件准备各种用于半导体的测试设备，而且也无需具有高通用性的昂贵用于半导体的测试设备。因此，设备的成本能够被降低。
尽管在本实施例中存储单元21安装在负载板C上，但是能够想见存储单元21也可安装在负载板C之外的其它部件上，例如在如图2所示的BOST(执行测试的外部辅助电路)200上。在此情况下，存储单元21通过电缆或者弹簧测试针传输信息给FPGA 12，以便FPGA 12得以配置。
实施例2图3是示出根据本发明实施例2的用于半导体的测试设备的示意性结构的框图。其中与根据实施例1的图1中所示标记相同的标记表示相同的部件，此处不再详述。在本实施例中，用于调整FPGA 12的硬件结构的程序存储于其中的存储单元21，安装在PC/EWS 100中。其它结构与实施例1中所述相同。
接下来，描述如上所述构造的用于半导体的测试设备的操作的实例。负载板C安装到设备主体A的测试头11上之后，信息通过电缆等从PC/EWS 100中的存储单元21传输到FPGA 12。FPGA 12基于所传输的信息进行配置，设备主体A的用于逻辑测试功能的硬件结构因此得以调整。此后的操作与实施例1中所述相同。
在本实施例中，调整FPGA 12的硬件结构的程序存储在PC/EWS 100中的存储单元21内，且通常包含在PC/EWS 100内的存储器被用作存储单元21。故此，无需为程序的排它使用而提供存储单元，成本因而被降低。然而，应注意到，由于程序能够被轻易访问，所以实施例1在安全性方面优于本实施例。
实施例3图4是示出根据本发明实施例3的用于半导体的测试设备的示意性结构的框图。其中与根据实施例1的图1中所示标记相同的标记表示相同的部件，此处不再详述。在根据本实施例的结构中，另一存储单元16载入用于半导体的测试设备的主体A内部。
进一步，用于识别具有存储单元21的负载板C是否连接到设备主体A并基于识别结果输出信号的存储单元识别电路17被载入。其它结构与实施例1中所述相同。
接下来，描述如上所述构造的用于半导体的测试设备的操作的实例。当负载板C安装到设备主体A的测试头11上时，存储单元识别电路17判断存储单元21是否安装在负载板C上。当存储单元识别电路17判断得到存储单元21安装在负载板C上时，FPGA 12基于存储单元21的信息进行配置。相反，当存储单元识别电路17判断得到存储单元21未安装在负载板C上时，FPGA 12基于设置在设备主体A中的另一存储单元16中的信息进行配置。设备主体A的用于逻辑测试功能的硬件结构根据如此配置的FPGA 12进行调整。此后的操作与实施例1中所述相同。
在本实施例中，另一存储单元16与存储单元识别电路17设置在设备主体A中，当基于由另一内置的存储单元16来调整的用于逻辑测试功能的硬件结构进行测试时，无需在负载板C上安装存储单元21。
在本实施例的前述描述中，另一存储单元16设置在设备主体A中。然而，能够想见存储单元16也可不安装在设备主体A中，而是如图4中点划线所示安装在PC/EWS 100(PC/EWS 100的存储器被用作另一存储单元16)中。在这种情况下，当存储单元21未安装在负载板C上时，FPGA 12基于PC/EWS 100的存储器(另一个存储单元16)中的信息进行配置。
实施例4图5是示出根据本发明的实施例4的用于半导体的测试设备的示意性结构的框图。其中与根据实施例1的图1中所示标记相同的标记表示相同的部件，此处不再详述。在根据本实施例的结构中，存储单元21中除了存储用于逻辑测试功能的硬件结构之外，还存储诸如负载板C的传播/延迟特性之类的板特性信息。其它结构与实施例1中所述相同。
接下来，描述如上所述构造的用于半导体的测试设备的操作的实例。负载板C安装到设备主体A的测试头11上之后，FPGA 12通过电缆等由存储单元21进行配置。设备主体A的用于逻辑测试功能的硬件结构通过配置得以调整。在配置的同时或者在另外的时间，负载板C的板特性信息被写入FPGA 12。此后的操作与实施例1中所述相同。作为测试目标的器件B依照写入FPGA 12中的板特性信息进行测试。例如，基于负载板C的延迟信息调整从FPGA 12输出的信号的定时，作为测试目标的器件B进行测试。
在本实施例中，存储器21具有诸如负载板C的传播/延迟特性之类的板特性信息。因此，测试能够以一种板间特性差异被消除的方式来进行，无需如常规所做的那样在测试开始前预先检查负载板C的板特性。
实施例5图6是示出根据本发明实施例5的用于半导体的测试设备的示意性结构的框图。其中与根据实施例1的图1中所示标记相同的标记表示相同的部件，此处不再详述。在根据本实施例的结构中，存储单元21除了载有用于逻辑测试功能的硬件结构之外，还载有针对置于测试头11、测量单元13、存储器14、供电单元/时钟发生单元15等中的部件的自诊断程序。
接下来，描述如上所述构造的用于半导体的测试设备的操作的实例。负载板C安装到设备主体A的测试头11上之后，信息通过电缆等从存储单元21传输到FPGA 12。FPGA 12基于所传输的信息进行配置。设备主体A的用于逻辑测试功能的硬件结构通过配置得以调整。在配置的同时或者在另外的时间，信息中的自诊断程序被写入FPGA 12。自诊断程序在程序被写入之后或者基于PC/EWS100等的控制在FPGA 12中立即执行。自诊断程序诊断，例如从FPGA12输出的信号是否等效于存储在存储器14中的数据，或者此信号是否在预先设置的的定时输入/输出。此后的操作与实施例1中所述相同。
在本实施例中，自诊断程序存储在存储单元21中，而在负载板C被安装时自诊断程序能够在FPGA 12中执行。这样，由于设备主体A总是能够在测试前自检，所以测试可以在高可靠性下实现。因此，当设备主体A的自诊断检测到任何异常情况时，警告信号被输出或者使用预先内置的备件代替表现异常的部件，以便测试能够在更高的可靠性下进行。
实施例6图7是示出根据本发明实施例6的用于半导体的测试设备的示意性结构的框图。其中与根据实施例1的图1中所示标记相同的标记表示相同的部件，此处不再详述。在本实施例中，多个存储单元21安装在负载板C上，存储单元选择电路18设置在设备主体A中。虽然图7显示了三个作为存储单元21的存储单元，但是存储单元的数量并非局限于三个。存储单元选择电路18对应于多个存储单元。
接下来，描述如上所述构造的用于半导体的测试设备的操作的实例。负载板C安装到设备主体A的测试头11上之后，存储单元选择电路18从安装在负载板C上的存储单元21中选择一个。信息从存储单元选择电路18选择的存储单元21传输到FPGA 12。FPGA 12基于所传输的信息进行配置。设备主体A的用于逻辑测试功能的硬件结构，通过配置得以调整。此后的操作与实施例1中所述相同。
在根据本实施例的结构中，其中多个存储单元21安装在负载板C上，存储单元选择电路18设置在设备主体A中，在PC/EWS 100的控制下多个存储单元21中的一个在测试之前、之后或者期间由存储单元选择电路18选定。因此，多个用于逻辑测试功能的硬件结构能够由同一负载板实现。举例来说，如有必要使作为测试目标的器件B的多个测试中的每一个的硬件结构互不相同，那么在测试期间存储单元21可从一个切换到另一个，以便在每一个测试中都能够在不改变负载板C的情况下基于最佳硬件结构进行测试。
实施例7图8是示出根据本发明实施例7的用于半导体的测试设备的示意性结构的框图。其中与根据实施例1的图1中所示标记相同的标记表示相同的部件，此处不再详述。在本实施例中，比较电路19设置在设备主体A中。比较电路19依次比较来自存储单元21的识别信号S1、来自待测器件B的识别信号S2和来自PC/EWS 100等的识别信号S3，并在随后基于比较结果输出信号。
接下来，描述如上所述构造的用于半导体的测试设备的操作的实例。负载板C安装到设备主体A的测试头11上之后，信息通过电缆等从存储单元21传输到FPGA 12。FPGA 12基于所传输的信息进行配置。设备主体A的用于逻辑测试功能的硬件结构通过配置得以调整。在配置的同时或者在另外的时间，识别信号S1从存储单元21传输到比较电路19。
在上述准备之后，测试程序的识别信号S3和作为测试目标的器件B的识别信号S2在PC/EWS 100执行测试程序之前或者期间传输到比较电路19。比较电路19将识别信号S2和识别信号S3与识别信号S1进行比较。两个识别信号(S2和S1)、两个识别信号(S3和S1)以及三个识别信号(S2、S3和S1)被进行比较。当比较结果正确时，比较电路19判断测试能够进行。此后的操作与实施例1中所述相同。
在本实施例中，可以确认在针对作为测试目标的器件B的测试中是否使用了适当的测试程序(PC/EWS100)、负载板和存储单元，当比较结果为不正确时，警告信号被输出或者测试能够被终止。前述结构能够消除作为测试目标的器件B在不适当的条件下进行测试的风险，并因此而大幅提高了测试的可靠性。
尽管上文描述了本发明在当前被认为是优选的实施例，但是应理解，可以通过各部件的组合和排列对本发明进行各种修改，本发明意在覆盖落入本发明真实精神和范围之内的对所附权利要求的所有修改。
权利要求
1.一种用于半导体的测试设备，包括设备主体；和提供在该设备主体外部的存储单元，其中该设备主体包括能够以可编程方式构造硬件结构的可配置器件，和用于将该可配置器件连接到该设备主体外部以便配置该可配置器件的接口，并且该存储单元中被写入用于调整该可配置器件的硬件结构的用于硬件结构的调整程序，并通过该接口被以自由连接或移除的方式连接到该设备主体上。
2.如权利要求1所述的用于半导体的测试设备，其中该用于半导体的测试设备的操作被调整的测试程序，在该可配置器件基于从该存储单元读出的用于硬件结构的调整程序被配置之后被执行。
3.如权利要求1所述的用于半导体的测试设备，其中该接口包括待由该用于半导体的测试设备测试的器件连接其上的连接器或者弹簧测试针。
4.如权利要求1所述的用于半导体的测试设备，进一步包括用于将待由该用于半导体的测试设备测试的器件连接到该设备主体上的负载板，其中该存储单元安装在该负载板上。
5.如权利要求1所述的用于半导体的测试设备，进一步包括被连接到该用于半导体的测试设备上以便执行该用于半导体的测试设备的操作被调整的测试程序的个人计算机，并且该存储单元载入该个人计算机中。
6.如权利要求1所述的用于半导体的测试设备，进一步包括用于识别该存储单元的连接状态并输出所识别的结果的存储单元识别电路。
7.如权利要求6所述的用于半导体的测试设备，进一步包括设置在该设备主体中的另一存储单元，调整该可配置器件的另一硬件结构的另一用于硬件结构的调整程序被写入其中，其中该可配置器件在该存储单元识别电路识别出该存储单元的连接时，读出该存储单元的用于硬件结构的调整程序以便被配置，而该可配置器件在该存储单元识别电路无法识别出该存储单元的连接时，读出该另一存储单元的另一用于硬件结构的调整程序以便被配置。
8.如权利要求6所述的用于半导体的测试设备，进一步包括个人计算机和另一存储单元，其中该个人计算机连接到该用于半导体的测试设备上并执行该用于半导体的测试设备的操作被调整的测试程序，该另一存储单元载入该个人计算机中，其中用于调整该可配置器件的另一硬件结构的另一用于硬件结构的调整程序被写入该另一存储单元中，并且该可配置器件在该存储单元识别电路识别出该存储单元的连接时，读出该存储单元的用于硬件结构的调整程序以便被配置，而该可配置器件在该存储单元识别电路无法识别出该存储单元的连接时，读出该另一存储单元的另一用于硬件结构的调整程序以便被配置。
9.如权利要求4所述的用于半导体的测试设备，其中该负载板的板特性信息被存储在该存储单元中，并且该可配置器件基于从该存储单元读出的该负载板的板特性信息执行该用于半导体的测试设备的操作被调整的测试程序。
10.如权利要求1所述的用于半导体的测试设备，其中用于自动诊断载入该设备主体中的部件的自诊断程序被写入在该存储单元中，并且该用于半导体的测试设备执行从该存储单元读出的该自诊断程序，作为基于该用于半导体的测试设备的操作被调整的测试程序的测试的初始步骤。
11.如权利要求1所述的用于半导体的测试设备，进一步包括存储单元选择电路和多个存储单元，其中该存储单元选择电路从所述多个连接到该接口的存储单元中选择任意一个存储单元，并且在该可配置器件基于从该存储单元选择电路选择的存储单元中读出的用于硬件结构的调整程序被配置后，测试基于该用于半导体的测试设备的操作被调整的测试程序被执行。
12.如权利要求1所述的用于半导体的测试设备，进一步包括用于比较写入在该存储单元中的该用于硬件结构的调整程序的识别信号与待由该用于半导体的测试设备测试的器件的识别信号，以输出所比较的结果的比较电路，并且，该可配置器件基于该比较电路的比较结果，执行该用于半导体的测试设备的操作被调整的测试程序。
13.如权利要求1所述的用于半导体的测试设备，进一步包括连接到该用于半导体的测试设备以便执行该用于半导体的测试设备的操作被调整的测试程序的个人计算机；和用于比较写入该存储单元中的该用于硬件结构的调整程序的识别信号与该个人计算机的识别信号，以输出所比较的结果的比较电路，其中该可配置器件基于该比较电路的比较结果，执行该用于半导体的测试设备的操作被调整的测试程序。
全文摘要
根据本发明的用于半导体的测试设备，包括设备主体和提供在该设备主体外部的存储单元，其中该设备主体包括能够以可编程方式构造硬件结构的可配置器件，和用于将该可配置器件连接到该设备主体外部以便配置该可配置器件的接口，并且该存储单元中被写入用于调整该可配置器件的硬件结构的用于硬件结构的调整程序，通过该接口被以自由连接或移除的方式连接到该可配置器件上。
文档编号G01R31/28GK1828325SQ20061005785
公开日2006年9月6日 申请日期2006年3月1日 优先权日2005年3月1日
发明者鎌野智, 金光朋彦 申请人:松下电器产业株式会社