专利名称：光电式编码器及电子设备的制作方法
技术领域：
本发明涉及光电式编码器。更具体地说，本发明涉及例如使用形成了多个缝隙的移动体的光透过型以及光反射型的光电式编码器。
此外，本发明涉及具有这样的光电式编码器的电子设备。电子设备广泛包含例如复印机、打印机等印刷设备、或机器人等FA(工厂自动化)设备。
背景技术：
作为这种光电式编码器，已知如图12A所示，将发光单元101和光接收单元102相对配置，使形成了多个缝隙的移动体103通过这些发光单元101和光接收单元102之间从而得到输出的光透过型编码器，和如图12B所示，将发光单元201和光接收单元202并列配置，使形成了多个缝隙的移动体203通过与这些发光单元201和光接收单元202相对的位置从而得到输出的光反射型编码器。
作为光透过型的光电式编码器，多为使如图11上部示意地表示的、在移动方向上以一定间距P具有多个缝隙X1、X2、...、并且缝隙宽度为1/2间距(即，P/2)的移动体40通过在相对配置的发光元件和光接收元件之间的编码器。在光透过型中，缝隙X1、X2、...相当于对于光接收元件射入光的部分(将其称作‘光接通(light-on)部分’。)，由缝隙X1、X2、...之间的板材(移动体的材料)构成的部分Y1、Y2、...相当于对于光接收元件不射入光的部分(将其称作‘光关断(light-off)部分’。)。
例如，专利文献1(特许第3256109号公报)中记载的如图11的中部所示，沿着移动体40的缝隙X1、X2、...的排列方向分别无间隙地并列配置宽度相对于缝隙宽度为一半(即，P/4)的四个光电二极管PD1、PD2、PD3、PD4，读取光电二极管PD1、PD2、PD3、PD4输出的四个信号(依次为A+、B-、A-、B+。)。在这四个信号中，A+和A-、B+和B-分别通过比较器比较，从而得到互相差90°相位的两个输出信号。
此外，特开2001-99684号公报中记载的如图11的下部所示，沿移动体40的缝隙X1、X2、...的排列方向，分别以3/4间距(即、3P/4)配置宽度对于缝隙宽度为相同(即，P/2)的四个光电二极管13a、13b、13c、13d，读取四个光电二极管13a、13b、13c、13d输出的四个信号(依次为A+、B+、A-、B-。)。在这四个信号中，A+和A-、B+和B-分别通过比较器比较，从而得到互相差90°相位的两个输出信号。
在上述现有例中，输出信号的频率都与移动体40的缝隙X1、X2、...通过与某一光电二极管对应的位置的频率(将其称作‘移动频率’。)相同。因此，以往，不能读取微小的频率变动，使用时的分辨率提高存在极限。
这里，为了提高分辨率，考虑通过减小移动体的缝隙的间距来提高光接收元件的输出的频率。但是，随着缝隙的间距的减小而将缝隙宽度变窄，则不能确保输入光量，引起SN比(信号对噪声比)的降低。此外，也考虑对于通过某一缝隙的光射入的光接收元件，接收通过相邻的缝隙的光衍射的不利情况(串扰)。各信号间的偏移增大，特性恶化。
这样的情况不限于光透过型光电式编码器，光反射型的光电式编码器也同样。其中，在光反射型中，与光透过型相反，缝隙相当于光不射入光接收元件的光关断部分，由缝隙间的板材构成的部分(反射光的部分)相当于光射入光接收元件的光接通部分。
发明内容
因此，本发明的课题在于提供一种与设在移动体上的光接通部分(例如，光透过型中为缝隙)的间距无关，都可以得到比光接通部分的移动频率高的频率的输出信号的光电式编码器。
此外，本发明的课题在于提供一种具有这样的光电式编码器的电子设备。
为了解决上述课题，本发明的光电式编码器，其特征在于，该编码器包括发光元件；以及多个光接收元件，在来自上述发光元件的光能到达的区域中，沿一个方向并列配置，当沿着上述一个方向，交替地具有产生上述光射入上述光接收元件的状态的光接通部分和不射入上述光接收元件的状态的光关断部分的移动体以规定的移动频率通过与上述各光接收元件对应的规定的位置时，上述各光接收元件的输出取与来自上述发光元件的光射入或不射入该光接收元件所对应的值，该编码器包括逻辑运算单元，对从上述光接收元件的输出中得到的逻辑值进行运算，从而生成具有与上述移动频率不同的频率的输出信号。
这里，‘移动频率’表示单位时间内上述移动体的光接通部分通过与某一光接收元件对应的位置的次数。另外，在移动体上设有多个光接通部分的情况下，在移动频率的计数中，不区别各个光接通部分，任何光接通部分通过都计数为一次。
在本发明的光电式编码器中，移动体的光接通部分和光关断部分以规定的移动频率，沿着这些光接收元件排列的一个方向交替地通过与上述各光接收元件对应的规定的位置。上述光接通部分、光关断部分通过上述位置时，分别产生来自上述发光元件的光射入上述光接收元件的状态和不射入的状态。伴随上述移动体的光接通部分和光关断部分依次通过与多个光接收元件对应的位置，上述多个光接收元件的输出值依次变化。而且，逻辑运算单元对上述光接收元件的输出表示的逻辑值进行运算，生成具有与上述移动频率不同的频率的输出信号。特别地，如果上述逻辑运算单元生成具有比移动频率高的频率的输出信号，则可以提高分辨率，并可以更精密地得到移动体的移动速度或移动方向等移动信息。而且，这与移动体上设置的光接通部分的间距无关，维持光接通部分的间距的状态下也可以进行，因此不会引起SN比的降低和串扰的问题。此外，在上述移动频率比较高的情况下，如果上述逻辑运算单元生成具有比移动频率低的频率的输出信号，则可以防止波形破坏。
另外，上述各光接收元件的输出的实际波形与其说是矩形波，倒不如说有时因为光的衍射的影响而接近于正弦波。因此，最好包括将上述各光接收元件的输出进行AD(模拟-数字)转换而成为数字的逻辑值的AD转换单元。在这样的情况下，上述各光接收元件的输出为矩形波，确实地表示数字的逻辑值。进而，在进行上述AD转换之前，最好放大上述各光接收元件的输出。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元生成的输出信号的频率是上述移动频率的整数倍。
假设接受该光电式编码器的输出的后级设有ASIC(Application SpecificIntegrated Circuit用于特定用途的集成电路)。在这一实施方式的光电式编码器中，上述逻辑运算单元生成的输出信号的频率是上述移动频率的整数倍，因此考虑这样的ASIC的动作时，控制可以平滑地进行，因此是有益的。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元生成的输出信号的占空比与上述各光接收元件的输出的占空比不同。
这里，‘占空比’表示在重复高电平期间和低电平期间的周期的信号中，高电平期间和周期的比(＝高电平期间/周期)。
在这一实施方式的光电式编码器中，可以缩短设置在该光电式编码器的后级的IC(集成电路)的接通时间从而减小消耗电流，或者在上述移动频率比较高的情况下防止波形破坏，这是有益的。
在一实施方式的光电式编码器中，其特征在于，上述移动体的光接通部分和光关断部分关于上述一个方向具有相同的尺寸。
在这一实施方式的光电式编码器中，上述移动体的光接通部分和光关断部分关于上述一个方向具有相同的尺寸。从而，上述光接收元件，关于上述一个方向，在与上述光接通部分对应的区域(将其称作‘光接通部分对应区域’。)和与上述光关断部分对应的区域(将其称作‘光关断部分对应区域’。)中，分别配置相同数。在这样的情况下，通过取配置在上述光接通对应区域中的光接收元件的输出和配置在上述光关断部分对应区域中的光接收元件的输出之间的差分，可以除去背景噪声。从而，可以高精度地检测上述移动体的光接通部分和光关断部分的通过。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元生成取上述光接收元件的输出表示的逻辑值之间的“异或”。
在这一实施方式的光电式编码器中，上述逻辑运算单元取上述光接收元件的输出表示的逻辑值之间的“异或”。“异或”通过作为逻辑1的输入的数切换奇数、偶数、奇数、...，输出变换为逻辑1、逻辑0、逻辑1、...。从而可以容易地生成比上述移动频率高的频率的输出信号。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元多次取上述光接收元件的输出表示的逻辑值之间的“异或”(EXOR)。
在这一实施方式的光电式编码器中，由于上述逻辑运算单元多次取上述光接收元件的输出表示的逻辑值之间的“异或”，所以可以容易地生成比上述移动频率高的频率的输出信号。而且，与仅取一次“异或”的情况相比，可以提高上述输出信号的频率，同时降低信号数，这是有益的。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元取上述光接收元件的输出表示的逻辑值之间的“异或”(EXOR)，进而取“与”(AND)或“与非”(NAND)。
在这一实施方式的光电式编码器中，由于上述逻辑运算单元取上述光接收元件的输出表示的逻辑值之间的“异或”，进而取“与”或“与非”，所以可以容易地生成比上述移动频率高的频率的输出信号。而且，与多次重复“异或”的情况相比，逻辑运算变得简易。从而，可以减少构成上述逻辑运算单元的元件数。
另外，也可以多次取上述“与”或“与非”。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元取上述光接收元件的输出表示的逻辑值之间的“异或”从而生成具有3/4的占空比的多个信号，取这些多个信号之间的“与”或“与非”，从而得到具有1/2的占空比的信号。
在这一实施方式的光电式编码器中，由于在逻辑运算的某一阶段中使用“与”或“与非”，所以与多次重复“异或”的情况相比，逻辑运算变得简易。从而，可以减少构成上述逻辑运算单元的元件数。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元包含集成注入逻辑(IILintegrated injection logic)元件，使用该集成注入式逻辑元件进行上述运算。
在一实施方式的光电式编码器中，包含集成注入逻辑(IILintegratedinjection logic)元件作为上述逻辑运算单元的构成元件，所以可以通过双极IC容易地构成上述逻辑运算单元。从而，容易地一体制造上述光接收元件和上述逻辑运算单元。
在一实施方式的光电式编码器中，其特征在于，上述光接收元件关于上述一个方向，在与上述移动体的光接通部分对应的光接通部分对应区域内配置有多个。
在这一实施方式的光电式编码器中，配置在上述光接通区域内的多个光接收元件输出具有互相不同的相位的信号。从而，逻辑运算单元对上述光接收元件的输出表示的逻辑值之间进行运算，例如取“异或”(EXOR)，从而可以容易地生成频率比上述移动频率高的输出信号。
在一实施方式的光电式编码器中，其特征在于，配置在上述光接通部分对应区域内的多个光接收元件关于上述一个方向具有同一尺寸，以一定间距配置。
在这一实施方式的光电式编码器中，配置在上述光接通部分对应区域内的多个光接收元件输出相位互相不同且脉冲宽度相同的信号。由此，上述逻辑运算单元可以生成比上述移动频率高、且具有一定的占空比的输出信号。
另外，如已经叙述的，最好包括将上述各光接收元件的输出进行AD(模拟-数字)转换而成为数字的逻辑值的AD转换单元。在这样的情况下，上述各光接收元件的输出为矩形波，确实地表示数字的逻辑值。进而，在进行上述AD转换之前，最好将上述各光接收元件的输出放大。
在一实施方式的光电式编码器中，其特征在于，关于上述一个方向互相相邻的光接收元件的光电流取出口，关于对上述一个方向实际上垂直的方向互相反向地配置。
为了得到频率比移动频率高的频率，最好关于上述一个方向，将上述各光接收元件的尺寸减小，从而设为更高分辨率。但是，如单纯减小各光接收元件的尺寸，则无法确保各光接收元件输出的光电流的取出口(光电流取出口)所需的面积，配置变得困难。因此，在这一实施方式的光电式编码器中，关于上述一个方向互相相邻的光接收元件的光电流取出口，关于对上述一个方向实际上垂直的方向，配置在上述多个光接收元件生成的列的互相相反侧。由此，即使在减小上述各光接收元件的尺寸的情况下，也可以确保各光接收元件的光电流取出所需的面积，可以进行配置。
在一实施方式的光电式编码器中，其特征在于，上述光接收元件关于上述一个方向具有同一尺寸，并且以共同的一定间距在与上述光接通部分对应的光接通部分对应区域和与上述光关断部分对应的光关断部分对应区域中各配置多个，该编码器包括比较单元，使配置在上述光接通部分对应区域的光接收元件和配置在上述光关断部分对应区域的光接收元件与关于上述一个方向的配置顺序一一对应，取上述一一对应的光接收元件对的输出间的差分，上述逻辑运算单元对于该比较单元取差分而得到的差分信号所表示的逻辑值进行运算。
在这一实施方式的光电式编码器中，比较单元使配置在上述光接通部分对应区域的光接收元件和配置在上述光关断部分对应区域的光接收元件与关于上述一个方向的配置顺序一一对应，取上述一一对应的光接收元件对的输出间的差分。即，取关于上述移动频率相位偏差180°的输出间的差分。由此，可以高精度地除去背景噪声。从而，可以高精度地检测上述移动体的光接通部分和光关断部分的通过。而且，上述光接收元件关于上述一个方向具有同一尺寸，并且以共同的一定间距配置在上述光接通部分对应区域和上述光关断部分对应区域中。从而，从上述多个光接收元件对得到的差分信号的组为依赖于上述多个光接收元件对的配置顺序(即，构成这些对的光接收元件的上述光接通部分对应区域、上述光关断部分对应区域中的配置顺序)的互相不同的相位，并且具有相同的脉冲宽度。从而，逻辑运算单元对上述差分信号表示的逻辑值之间进行运算，例如取“异或”(EXOR)，从而可以生成比上述移动频率高、而且具有一定的占空比的输出信号。
在一实施方式的光电式编码器中，其特征在于，该编码器具有波形整形单元，将对于上述逻辑运算单元的输入的波形进行整形，以使该波形的上升以及下降变得急剧。
在上述移动体的移动频率被设定得低的情况下，上述光接收元件的输出的波形变动变得缓和，对于上述逻辑运算单元的输入波形的上升、下降也变得缓和。因此，对于上述逻辑运算单元的输入的上升中或下降中受到噪声等的影响，对于上述逻辑运算单元的输入超越用于逻辑运算的阈值而变动，可能在逻辑运算单元的输出信号中引起振荡(chattering)现象(高低在短时间内激烈地交替而成为不稳定的现象)。因此，在这一实施方式的光电式编码器中，波形整形单元将对于上述逻辑运算单元的输入的波形进行整形，以使该波形的上升以及下降变得急剧。由此，对于上述逻辑运算单元的输入难以受到噪声等的影响，可以抑制振荡现象的引起。
在一实施方式的光电式编码器中，其特征在于，该编码器具有波形整形单元，将上述比较单元输出的上述差分信号的波形进行整形，以使该波形的上升以及下降变得急剧，该波形整形单元的输出被输入上述逻辑运算单元。
在这一实施方式的光电式编码器中，对于上述逻辑运算单元的输入难以受到噪声等的影响，可以抑制振荡现象的引起。
在一实施方式的光电式编码器中，其特征在于，上述比较单元包含与上述各光接收元件对分别对应的对数放大器，上述各对数放大器将对应的光接收元件对的输出间的差分进行对数放大。
在这一实施方式的光电式编码器中，上述比较单元的各对数放大器将对应的光接收元件对的输出间的差分进行对数放大。从而，即使射入各光接收元件的光微少，也可以确保SN比(信号噪声比)，是有益的。
在一实施方式的光电式编码器中，其特征在于，上述比较单元包含与上述光接收元件对分别对应的放大器，该编码器包括对上述各放大器供给电流的同一供给电流电路。
在这一实施方式的光电式编码器中，同一供给电流电路对上述比较单元的各放大器供给电流。从而，上述各放大器的放大率可以容易地一致为相同。从而，输出信号的精度提高。
在一实施方式的光电式编码器中，其特征在于，上述比较单元包含与上述光接收元件对分别对应的放大器，上述多个放大器沿着上述多个光接收元件形成的列在上述一个方向上并列配置，关于上述一个方向，上述多个光接收元件形成的列的中心位置和上述多个放大器形成的列的中心位置一致。
在这一实施方式的光电式编码器中，关于上述一个方向，上述多个光接收元件形成的列的中心位置和上述多个放大器形成的列的中心位置一致。从而，可以使从上述多个光接收元件到上述多个放大器的各布线的长度比较好地一致。从而，可以抑制各布线的长度不同引起的信号延迟的偏差等。其结果，输出信号的精度提高。
在一实施方式的光电式编码器中，其特征在于，上述比较单元包含与上述光接收元件对分别对应的放大器，在配置了上述多个光接收元件的同一半导体芯片上，上述多个放大器被配置在该半导体芯片的中央部分。
在这一实施方式的光电式编码器中，在配置了上述多个光接收元件的同一半导体芯片上，上述多个放大器配置在该半导体芯片的中央部分。换言之，上述多个放大器集中在该半导体芯片的中央部分。由此，在这些放大器之间，可以抑制制造工艺上的偏差，或应力等引起的偏差。
此外，在这样将上述多个放大器配置在半导体芯片的中央部分的情况下，最好将上述逻辑运算单元、放大上述逻辑运算单元的输出的输出电路单元、以及用于将上述输出电路单元的输出取出到上述半导体芯片的外部的输出端子配置在上述半导体芯片的周围部分(即，包围多个放大器的周围部分)。在这样的情况下，由于从上述逻辑运算单元经由输出电路单元到上述输出端子为接近的配置，所以可以减小从上述逻辑运算单元到上述输出端子的布线电阻。
在一实施方式的光电式编码器中，其特征在于，上述比较单元包含与上述光接收元件对分别对应的放大器，上述多个放大器中、输出的差分信号表示的逻辑值由上述逻辑运算单元互相运算的放大器之间互相相邻配置。
在这一实施方式的光电式编码器中，上述多个放大器中、输出的差分信号表示的逻辑值由上述逻辑运算单元互相运算的放大器之间互相相邻配置。由此，将这些放大器的输出引导至上述逻辑运算单元的布线变得简单。从而，上述放大器输出的差分信号之间的相互影响或布线电阻的偏差等被抑制。
在一实施方式的光电式编码器中，其特征在于，上述比较单元将上述各光接收元件对中配置在上述光关断部分对应区域中的光接收元件的输出分别作为基准输入。
这里，‘基准输入’是指两个输入中为负输入的输入。例如，在将两个输入A、A’的差分设为(A-A’)时，是指A’。
在这一实施方式的光电式编码器中，上述比较单元将上述各光接收元件对中、配置在上述光关断部分对应区域中的光接收元件的输出分别作为基准输入(即，负输入)。从而，从上述多个光接收元件对得到的差分信号的组，在关于上述移动频率相位偏离180°的范围内，为按这些光接收元件对的配置顺序各差一定角度的相位，并且具有相同的脉冲宽度。从而，通过逻辑运算单元对上述差分信号表示的逻辑值之间进行运算，例如取“异或”(EXOR)，从而可以高精度地生成比上述移动频率高，并且具有一定的占空比(在重复高电平期间和低电平期间的周期信号中，表示高电平期间/周期。)的输出信号。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元将从配置在与上述移动体的光接通部分对应的光接通部分对应区域内的多个光接收元件得到的信号，根据该多个光接收元件的配置顺序而分为多组进行运算，从而得到具有互相不同的相位的多个输出信号。
在这一实施方式的光电式编码器中，上述逻辑运算单元将从上述多个光接收元件得到的信号，根据该多个光接收元件的配置顺序而分为多组进行运算，从而得到具有互相不同的相位的多个输出信号。其结果，可以获得比上述移动频率更高、而且具有相互不同的相位的多个输出信号。
另外，上述逻辑运算单元最好将从上述多个光接收元件得到的差分信号，根据该多个光接收元件对的配置顺序而分为多组进行运算，从而得到具有互相不同的相位的多个输出信号。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元将从配置在与上述光接通部分对应区域内的多个光接收元件得到的信号，根据上述多个光接收元件关于上述一个方向的配置顺序，周期地分为多组。
在这一实施方式的光电式编码器中，得到比上述移动频率高而且具有互相各差一定角度的相位的多个输出信号。得到的多个输出信号难以受到依赖于发光元件的光量偏差的影响。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元将从配置在上述光接通部分对应区域内的多个光接收元件得到的信号分为两组。
在这一实施方式的光电式编码器中，得到比上述移动频率高而且具有互相差90°的相位的两个输出信号。得到的两个输出信号难以受到依赖于发光元件的光量偏差的影响。
另外，上述逻辑运算单元最好将从上述多个光接收元件得到的差分信号按照关于上述多个光接收元件对的上述一个方向的配置顺序而交替地分为两组。
在一实施方式的光电式编码器中，其特征在于，配置在上述光接通部分对应区域内的多个光接收元件关于上述一个方向以一定间距配置，并且在将上述光接通部分对应区域以上述间距等间隔地分割的线上对应配置上述各光接收元件的各端。
在这一实施方式的光电式编码器中，配置在上述光接通部分对应区域中的多个光接收元件输出互相相位不同且脉冲宽度相同的信号。由此，上述逻辑运算单元可以生成比上述移动频率高、且具有一定的占空比的输出信号。而且，由于在将上述光接通部分对应区域以上述间距等间隔地分割的线上对应配置上述各光接收元件的各端，所以关于上述一个方向，在各分割的区域内可以使上述各光接收元件的尺寸最大。从而，可以扩大上述各光接收元件的受光面而高灵敏度化。
在一实施方式的光电式编码器中，其特征在于，上述光接收元件关于上述一个方向，在与上述移动体的光接通部分对应的光接通部分对应区域内配置k个(k为大于或等于2的自然数)。
在这一实施方式的光电式编码器中，配置在上述光接通部分对应区域内的k个光接收元件输出具有互相不同的相位的k个信号。从而，通过逻辑运算单元对上述光接收元件的输出表示的逻辑值之间进行运算，例如取“异或”(EXOR)，可以生成比上述移动频率高k倍的频率的输出信号。
在一实施方式的光电式编码器中，其特征在于，上述k大于或等于3，上述逻辑运算单元将上述光接收元件的输出表示的逻辑值以上述光接收元件关于上述一个方向相邻的顺序追加，并取“异或”。
一般在存在大于或等于三个逻辑值的情况下取它们的“异或”时，首先选择两个逻辑值进行运算，对于其运算结果再追加一个逻辑值并进行运算，并重复进行。由于光电式编码器中存在依赖于发光元件的光量偏差、装配偏差等各种偏差条件，因此通过规则地进行运算顺序从而精度提高。这里，在这一实施方式的光电式编码器中，将上述光接收元件的输出表示的逻辑值以上述光接收元件关于上述一个方向相邻的顺序追加，并取“异或”。从而，得到的输出信号难以受到依赖于发光元件的光量偏差的影响等。
在一实施方式的光电式编码器中，其特征在于，上述k大于或等于3，上述逻辑运算单元将上述光接收元件的输出表示的逻辑值以从上述光接通部分对应区域内关于上述一个方向配置在两端部分的光接收元件、向交替地配置在中央部分的光接收元件的顺序追加，并取“异或”。
在这一实施方式的光电式编码器中，得到的输出信号同样难以受到依赖于发光元件的光量偏差的影响等。
在一实施方式的光电式编码器中，其特征在于，上述逻辑运算单元将从配置在与上述移动体的光接通部分对应的光接通部分对应区域内的多个光接收元件得到的信号，分为具有互相差90°的相位的两个组，具有上述互相差90°的相位的多个信号的“异或”。
在这一实施方式的光电式编码器中，上述逻辑运算单元将从配置在与上述移动体的光接通部分对应的光接通部分对应区域内的多个光接收元件得到的信号，分为具有互相差90°的相位的两个组，具有上述互相差90°的相位的多个信号的“异或”。从而，如果仅取一次“异或”，则得到上述移动频率的2倍的频率的输出信号，是有益的。
在一实施方式的光电式编码器中，其特征在于，该编码器包括延迟单元，将上述逻辑运算单元生成的输出信号对于被输入上述逻辑运算单元的信号延迟。
在将上述逻辑运算单元生成的输出信号取出到半导体芯片的外部的情况下，有时为了使输出信号成为低阻抗而增加电流量。在这样的情况下，在输出信号的高低切换时，电压变动增大。因此，这样的电压变动反馈到上述逻辑运算单元的输入，可能引起误动作。因此，在这一实施方式的光电式编码器中，具有将上述逻辑运算单元生成的输出信号对于被输入上述逻辑运算单元的信号延迟的延迟单元。由此，这样的误动作被防止。
在一实施方式的光电式编码器中，其特征在于，该编码器包括输出电路单元，该输出电路单元包含将上述逻辑运算单元生成的输出信号放大的晶体管，上述晶体管的基极电流为电源电压依赖电流。
在这一实施方式的光电式编码器中，上述输出电路单元晶体管的基极电流为电源电压依赖电流。例如，如果该晶体管为npn晶体管，则使基极电流为电源电压依赖型时，提拉电流的能力提高。从而，即使在电荷由于静电等干扰而积累的情况下，输出电路单元、进而光电式编码器的误动作被抑制。
本发明的电子设备包括上述发明的光电式编码器。
在本发明的电子设备中，上述光电式编码器高精度地检测上述移动体的光接通部分和光关断部分的通过。从而，可以使用其检测结果进行适当的动作。
在其它的方面，本发明的光电式编码器的特征在于，包括发光元件；多个光接收元件，在来自上述发光元件的光能到达的区域中，沿一个方向并列配置；以及移动体，沿着上述一个方向以规定的移动频率交替地通过于上述各光接收元件对应的规定的位置，同时具有分别在通过上述位置时产生光射入上述光接收元件的光接通部分的状态、以及光不射入上述光接收元件的状态的光关断部分，上述各光接收元件的输出取与来自上述发光元件的光射入或不射入该光接收元件所对应的值，该编码器包括逻辑运算单元，对上述光接收元件的输出表示的逻辑值之间进行运算，从而生成具有与上述移动频率不同的频率的输出信号。
进而，在将该光电式编码器限定为光透过型的方面，如下决定。即，本发明的光电式编码器的特征在于，包括发光元件；多个光接收元件，与上述发光元件相对，并且沿一个方向并列配置；以及移动体，具有沿着上述一个方向以规定的移动频率交替地通过上述发光元件和各光接收元件之间的光透过部分和光遮断部分，上述各光接收元件的输出取与从上述发光元件对该光接收元件的光由上述移动体的光透过部分透过或由光遮断部分遮断所对应的值，该编码器包括逻辑运算单元，对上述光接收元件的输出表示的逻辑值进行运算，从而生成具有与上述移动频率不同的频率的输出信号。
本发明的光透过型的光电式编码器中，移动体的光透过部分和光遮断部分以规定的移动频率交替地从上述发光元件和各光接收元件之间，沿这些光接收元件排列的一个方向通过。伴随上述移动体的光透过部分和光遮断部分依次通过与多个光接收元件对应的位置，上述多个光接收元件的输出值依次变化。而且，逻辑运算单元对上述光接收元件的输出所表示的逻辑值进行运算，从而生成具有比上述移动频率高的频率的输出信号。从而，可以提高分辨率，并可以更高精度地得到移动体的移动速度或移动方向等的移动信息。而且，这与移动体上设置的光透过部分的间距无关，维持光透过部分的间距的状态下也可以进行，因此不会引起SN比的降低和串扰的问题。
本发明通过以下的详细说明和附图可以充分地理解。附图仅用于说明，而不用于限制本发明。
在附图中，图1是示意地表示本发明的一实施方式的光电式编码器中的移动体和光接收元件的配置的图。
图2是表示图1中的光接收元件的输出和对该输出表示的逻辑值之间进行运算而得到的输出信号的图。
图3是示意地表示在缝隙对应区域以及光关断部分对应区域配置了光接收元件的状态的图。
图4是示意地表示在缝隙对应区域以及光关断部分对应区域各配置了4个光接收元件的状态的图。
图5是表示图4中的光接收元件的输出的图。
图6是表示一实施方式的光电式编码器具有的比较单元和逻辑电路单元的结构的图。
图7是表示在缝隙对应区域以及光关断部分对应区域各配置了8个光接收元件，并将这些光接收元件以沿着移动体的旋转方向的配置顺序交替地分为两组的状态的图。
图8是将对于移动体的、现有例中的光接收元件的配置和一实施方式中的光接收元件的配置进行对比并示意地表示的图。
图9是将图8所示的现有例中的光接收元件的输出和一实施方式中的光接收元件的输出进行对比表示的图。
图10是表示一实施方式的光电式编码器的检测部的结构的图。
图11是示意地表示现有例的光电式编码器中的移动体和光接收元件的配置的图。
图12A是示意地表示光透过型的光电式编码器中的移动体、发光单元、光接收单元的空间配置的图。
图12B是示意地表示光反射型的光电式编码器中的移动体、发光单元、光接收单元的空间配置的图。
图13是示意地表示从图7中的各8个光接收元件的输出中得到的信号的波形的图。
图14是示意地说明使用图13中的各信号进行的逻辑运算的图。
图15是示意地说明使用图13中的各信号进行的逻辑运算的图。
图16是示意地说明使用图13中的各信号进行的逻辑运算的图。
图17是示意地说明使用图13中的各信号进行的逻辑运算的图。
图18是示意地说明使用图13中的各信号进行的逻辑运算的图。
图19是示意地说明使用图13中的各信号进行的逻辑运算的图。
图20是示意地表示一个IIL元件的等效电路的图。
图21是表示为了进行图18所示的逻辑运算而使用IIL元件构成的逻辑电路单元的电路结构的方框图。
图22是表示现有例的光电式编码器的方框结构的图。
图23是表示为了进行图18所示的逻辑运算而应用的本发明的一实施方式的光电式编码器的方框结构的图。
图24是表示图23中的差动放大器的电路结构的方框图。
图25是表示用同一供给电流电路构成上述各差动放大器的电流供给电源的例子的图。
图26是示意地表示上述一实施方式的光电式编码器中的半导体基板上的光接收元件和差动放大器的布局的图。
图27是示意地表示上述一实施方式的光电式编码器中的移动体的缝隙、光关断部分和光接收元件的配置的图。
图28是表示上述光接收元件的光电流取出口的具体配置的图。
图29是例示在上述逻辑电路单元之前设置了波形整形单元的方框结构的图。
图30A是表示构成上述波形整形单元的电路例的图。
图30B是表示构成上述波形整形单元的其它电路例的图。
图31A是表示未设置上述波形整形单元的情况下的各部分的信号波形的图。
图31B是表示设置了上述波形整形单元的情况下的各部分的信号波形的图。
图32是表示在引线框的端板(header)部搭载了半导体基板的安装例的图。
图33是表示在其他的引线框的端板部搭载了与图32中所示的相同的半导体基板的图。
图34是表示将构成输出电路单元的放大电路的晶体管的基极电流设为电源电压依赖型的结构例的图。
具体实施例方式
以下，通过图示的实施方式，详细地说明本发明。
图10表示一实施方式的光透过型的光电式编码器的检测部的剖面。该光电式编码器中，在大致中央具有槽147的机壳145内的一侧(在图10中上侧)容纳发光单元142，在另一侧(图10中下侧)容纳光接收单元144。由此，发光单元142和光接收单元144相对。发光单元142通过在引线框148的端板部148a搭载作为发光元件的半导体发光芯片141，并将其以透明树脂152封装后构成。光接收单元144通过在引线框149的端板部149a搭载包含多个光接收元件的半导体光接收芯片10，并将其用透明树脂154封装后构成。在连接半导体发光芯片141和半导体光接收芯片10的光轴150上的发光单元142之前配置有用于使发光单元142的照射光平行的准直透镜146。槽147内插入被设置了作为光接通部分的多个缝隙(集合起来用符号X表示。)的圆板状的移动体40。
动作时，该移动体40在与光轴150平行的未图示的中心轴的周围以一定速度旋转。通过引线框148对发光芯片141通电，发光芯片141发光，光经过准直透镜146，沿着光轴150射出。光接收芯片10将通过移动体40的缝隙X入射的光进行光电变换，输出与入射光量对应的信号。光接收芯片10的输出通过如后述的比较单元和逻辑运算单元处理。
另外，在以下的例子中，光接收芯片10被分割为多个光接收元件(它们也可以是1芯片内的多个受光区域。)。
在图1中的上部示意地表示对于板面垂直地观看移动体40的设有缝隙X1、X2、...的部分的情况。缝隙X1、X2、...之间的板材存在的部分构成使光不射入光接收芯片10的光关断部分Y1、Y2、...。此外，图1中的下部示意地表示光接收芯片10(以符号11a、11b、...表示被分割了的光接收元件。)。另外，在图1中，移动体40的旋转方向D近似地被表示为直线(在以下的图中同样。)。移动体40沿着旋转方向D以一定间距P交替地具有缝隙X1、X2、...和光关断部分Y1、Y2、...。缝隙X1、X2、...和光关断部分Y1、Y2、...关于旋转方向D具有相同的1/2间距(即，P/2)的尺寸。由此，关于旋转方向D，在与缝隙X1对应的区域(将其称作‘缝隙对应区域’。)20和与光关断部分Y1对应的区域(将其称作‘光关断部分对应区域’。)21中可以分别容易地配置相同数的光接收元件。
在图1的例子中，光接收元件11a、11b、...沿着旋转方向D，在缝隙对应区域20中以一定间距并列设置多个。各光接收元件11a、11b、...沿着旋转方向D具有相同的尺寸。
动作时，移动体40如上所述地以一定速度旋转时，成为沿着旋转方向D，缝隙X1、X2、...和光关断部分Y1、Y2、...相对于各光接收元件11a、11b、...以一定的移动频率(将其设为f。)交替地通过的状态。另外，在移动频率f的计数时，不区别各个缝隙X1、X2、...，任何一个缝隙X1、X2、...通过都计数为一次。
此时，如图2所示，各光接收元件11a、11b、...的输出A1+、A2+、...取从发光芯片41对该光接收元件的光由移动体40的缝隙X1、X2、...透过所对应的高电平值，或者由光关断部分Y1、Y2、...遮断所对应的低电平值。而且，各输出A1+、A2+、...分别以与移动频率f相同的一定的频率且互相不同的相位变化。本发明对这些多个输出A1+、A2+、...所表示的逻辑值(将高电平设为逻辑1，将低电平设为逻辑0。)之间进行运算，从而可得到具有比移动频率f高的频率的输出信号。例如，如图13所示，由光接收元件以同一频率(移动频率f)依次得到相位不同的8个信号A1、B1、A2、B2、...、A4、B4。将这些信号如图14所示地两个两个地，在本例中，如(A1、A3)(B1、B3)(A2、A4)(B2、B4)这样地组合并分别取“异或”(EXOR)。由此，可以分别得到具有2倍的频率2f并且依次各差45°相位的四个信号A11、B11、A12、B12。这样，通过取“异或”(EXOR)，可以容易地生成比移动频率f高的频率的输出信号。另外，图13、图14中的各信号的占空比均为1/2(即，高电平期间∶低电平期间＝1∶1)。
图3表示关于旋转方向D，分别在缝隙对应区域20和光关断部分对应区域21中配置了相同数的光接收元件的例子。在这样的情况下，通过取在缝隙对应区域20中配置的光接收元件11a、11b、...的输出A1+、A2+、...和配置在光关断部分对应区域21中的光接收元件12a、12b、...的输出A1-、A2-、...之间的差分，可以除去背景噪声。从而，可以高精度地检测移动体40的缝隙X1、X2、...和光关断部分Y1、Y2、...的通过。
图4表示在具有关于图1以及图3说明的光接收元件的配置的规则性(一定间距、同一尺寸)的基础上，更具体地说，在缝隙对应区域20中配置4个光接收元件11a、11b、11c、11d，同时在光关断部分对应区域21中配置相同数量的4个光接收元件12a、12b、12c、12d的例子。光接收元件11a、11b、11c、11d分别输出信号A1+、A2+、A3+、A4+，光接收元件12a、12b、12c、12d分别输出信号A1-、A2-、A3-、A4-。如图5中所示，配置在缝隙对应区域20内的多个光接收元件11a、11b、11c、11d的输出A1+、A2+、A3+、A4+分别以一定的移动频率f且互相各差一定角度的相位依次变化。同样，配置在光关断部分对应区域21内的多个光接收元件12a、12b、12c、12d的输出A1-、A2-、A3-、A4-分别以一定的移动频率f且互相各差一定角度的相位依次变化。输出A1+、A2+、A3+、A4+和输出A1-、A2-、A3-、A4-的相位分别相互相差180°。换言之，相位反转。
此外，图6表示处理这些光接收元件的输出的比较单元45和作为通过未图示的数字转换电路接受比较单元45的输出的逻辑运算单元的逻辑电路单元46。
比较单元45包含四个比较器41、42、43、44。比较器41取光接收元件对11a、12a的输出A1+、A1-之间的差分，比较器42取光接收元件对11b、12b的输出A2+、A2-之间的差分，比较器43取光接收元件对11c、12c的输出A3+、A3-之间的差分，而且，比较器44取光接收元件对11d、12d的输出A4+、A4-之间的差分。即，在本例中，使配置在缝隙对应区域20内的多个光接收元件11a、11b、11c、11d和配置在光关断部分对应区域21内的多个光接收元件12a、12b、12c、12d按照关于旋转方向D的配置顺序一一对应。此外，具有-符号的输出A1-、A2-、A3-、A4-成为基准输入。换言之，分别从输出A1+、A2+、A3+、A4+减去输出A1-、A2-、A3-、A4-。比较器41、42、43、44通过取这样的差分，可以除去背景噪声。从而，可以高精度地检测移动体40的缝隙X1、X2、...和光关断部分Y1、Y2、...的通过。
逻辑电路单元46由取比较器41、42、43、44的输出所表示的逻辑值之间的“异或”(EXOR)的“异或”电路构成。“异或”通过作为逻辑1的输入的数切换为奇数、偶数、奇数、...，输出变化为逻辑1、逻辑0、逻辑1、...。从而可以容易地生成比移动频率f高的频率的输出信号A。在该4个输入的例子中，可以生成具有比移动频率f高4倍的频率4f的输出信号A。而且，基于光接收元件的配置的规则性(一定间距、同一尺寸)，输出信号A具有一定的占空比。
此外，图7表示在具有关于图1以及图3说明的光接收元件的配置的规则性(一定间距、同一尺寸)的基础上，更具体地说，在缝隙对应区域20中配置8个光接收元件11a、11b、11c、11d、11e、11f、11g、11h，同时在光关断部分对应区域21中配置相同数量的8个光接收元件12a、12b、12c、12d、12e、12f、12g、12h的例子。光接收元件11a、11b、11c、11d、11e、11f、11g、11h分别输出信号A1+、B1-、A2+、B2-、A3+、B3-、A4+、B4-，光接收元件12a、12b、12c、12d、12e、12f、12g、12h分别输出信号A1-、B1+、A2-、B2+、A3-、B3+、A4-、B4+。
在本例中，通过图6中所示的比较单元45，取光接收元件对11a、12a的输出A1+、A1-之间的差分、光接收元件对11c、12c的输出A2+、A2-之间的差分、光接收元件对11e、12e的输出A3+、A3-之间的差分、以及光接收元件对11g、12g的输出A4+、A4-之间的差分。而且，通过图6所示的逻辑电路单元46取四个比较器41、42、43、44的输出所表示的逻辑值之间的“异或”(EXOR)。由此，生成具有比移动频率f高4倍的频率4f的输出信号A。
此外，通过与图6中所示的比较单元45相同结构的比较单元，取光接收元件对12b、11b的输出B1+、B1-之间的差分、光接收元件对12d、11d的输出B2+、B2-之间的差分、光接收元件对12f、11f的输出B3+、B3-之间的差分、以及光接收元件对12h、11h的输出B4+、B4-之间的差分。而且，通过与图6所示的逻辑电路单元46相同结构的逻辑电路单元取上述比较单元(4个比较器)的输出所表示的逻辑值之间的“异或”(EXOR)。由此，生成具有比移动频率f高4倍的频率4f的输出信号B。
图8的中部表示图1的中部所示的现有例的光接收元件(光电二极管)的配置，与其相对比，图8的下部表示图7所示的光接收元件的配置。在该现有例中，如图9中所示，输出信号A0、B0分别是具有与移动频率f相同的频率f并互相差90°相位的信号。与此相对，在图8的下部所示的光接收元件的配置(图7所示的配置)中，在对光接收元件的输出施加了上述处理的情况下，输出信号A、B分别是具有比移动频率f高4倍的频率4f并互相差90°相位的信号。
由此，可以提高分辨率，并可以更精密地得到移动体40的移动速度或移动方向等移动信息。而且，这与移动体40上设置的缝隙X1、X2、...的间距无关，在维持缝隙X1、X2、...的间距的状态下也可以进行，因此不会引起SN比的降低或串扰的问题。
另外，一般在存在大于或等于三个逻辑值的情况下取它们的“异或”时，首先选择两个逻辑值进行运算，对于其运算结果在追加一个逻辑值并进行运算，并重复进行。在光电式编码器中，存在依赖于发光芯片41的光量偏差、装配偏差等各种偏差条件，因此通过规则地进行运算顺序从而使精度提高。
这里，期望逻辑电路单元46以光接收元件11a、11b、...关于旋转方向D相邻的顺序依次追加光接收元件11a、11b、...的输出所表示的逻辑值，并取“异或”。由此，得到的输出信号难以受到依赖于发光芯片41的光量偏差的影响等。
此外，优选是逻辑电路单元46以从缝隙对应区域20内关于旋转方向D配置在两端部的光接收元件11a、11b、...向交替配置在中央部分的光接收元件11a、11b、...的顺序追加光接收元件11a、11b、...的输出所表示的逻辑值，并取“异或”。由此，得到的输出信号也难以受到依赖于发光芯片41的光量偏差的影响。
接着，说明多次进行逻辑运算的情况。
例如，首先如图15的左半部所示，将由光接收元件得到的同一频率(移动频率f)且相位依次不同的8个信号A1、B1、A2、B2、...、A4、B4信号两个两个地，在本例中，如(A1、A3)(B1、B3)(A2、A4)(B2、B4)这样地组合并分别取“异或”(EXOR)。由此，与使用图14进行的说明同样，分别得到具有2倍的频率并相位依次差45°的四个信号A11、B11、A12、B12。接着，如图15的右半部分所示，将这些信号两个两个地，在本例中，如(A11、A12)(B11、B12)这样地组合并分别取“异或”(EXOR)。由此，得到对于原来的移动频率f分别具有4倍的频率4f并互相差90°相位的两个信号A21、B21。这样，通过取两次“异或”，可以提高输出信号的频率，同时减少信号数。进而，如图16所示，通过取这些信号A21、B21之间的“异或”(EXOR)，可以生成对于原来的移动频率f分别具有8倍的频率8f的信号A31。另外，图15、图16中的各信号的占空比都为1/2(即，高电平期间∶低电平期间＝1∶1)。
这样，通过多次取具有互相差90°相位的信号之间的“异或”(EXOR)，可以得到具有原来的移动频率的2倍的频率的信号。而且，通过多次重复进行这样的运算，可以得到具有原来的移动频率的整数倍、更详细地说，2m倍(其中，m为自然数。)的频率的信号。
此外，例如图17所示，在分别得到具有2倍的频率且依次差45°相位的4个信号A11、B11、A12、B12之后，与先前的例子不同，也可以如(A11、B11)(A12、B12)这样地组合并分别取“异或”(EXOR)。由此，得到对于原来的移动频率f分别具有2倍的频率2f且互相差90°相位的两个信号A22、B22。另外，这些信号A22、B22的占空比都为3/4(即，高电平期间∶低电平期间＝3∶1)。进而，如果取这些信号A22、B22之间的“与”(AND)或“与非”(NAND)，则可以生成对于原来的移动频率f分别具有8倍的频率8f的信号A31。
此外，例如图18所示，将由光接收元件得到的同一频率(移动频率f)且相位依次不同的8个信号A1、B1、A2、B2、...、A4、B4信号两个两个地，在本例中，如(A1、A2)(A3、A4)(B1、B2)(B3、B4)这样地组合并分别取“异或”(EXOR)也可以。由此，分别得到具有与移动频率f相同的频率但相位不同的四个信号A13、A14、B13、B14。换言之，信号(A13、A14)之间、(B13、B14)之间相位分别差90°，信号(A13、A14)间相位差67.5°。另外，这些信号A13、A14、B13、B14的占空比均为3/4(换言之，高电平期间∶低电平期间＝3∶1)。接着将这些信号两个两个地，在本例中，如(A13、A14)(B13、B14)这样地组合并分别取“与”(AND)或“与非”(NAND)。由此，得到对于原来的移动频率f分别具有4倍的频率4f且互相差90°相位的两个信号A21、B21。进而，如图19的右半部所示，取这些信号A21、B21之间的“异或”(EXOR)，也可以生成对于原来的移动频率f分别具有8倍的频率8f的信号A31。
这样，通过在逻辑运算的某一阶段使用“与”(AND)或“与非”(NAND)，与重复多次“异或”的情况相比，逻辑运算变得简易。从而，可以减少构成逻辑运算单元的元件数。由此，在设置在该光电式编码器的后级的IC(集成电路)中，信号处理变得容易，是有益的。
在该光电式编码器中，作为逻辑运算单元的构成元件，最好使用具有例如图20所示的等效电路的集成注入式逻辑元件(以下称作‘IIL元件’。)。在这样的情况下，可以由双极IC容易地构成上述逻辑运算单元。从而，上述光接收元件和上述逻辑运算单元的一体制造变得容易。此外，IIL元件由于由一个元件构成NAND(“与非”)电路，因此如果使用IIL元件，则逻辑运算单元的结构被简化。
例如图18所示的逻辑运算如使用IIL元件作为逻辑运算单元的构成元件，则通过图21所示的电路(逻辑运算单元)来实现。该图2 1所示的逻辑运算单元包括将由光接收元件得到的信号A1、B1、A2、B2、...、A4、B4信号放大的放大部(AMP)50；取“异或”的“异或”部(EXOR)60；以及取“与非”的“与非”电路(NAND)70、71。放大部(AMP)50对每个信号具有放大电路51、52、...、58，“异或”部(EXOR)60对每两个信号(A1、A2)(A3、A4)(B1、B2)(B3、B4)具有“异或”电路61、62、63、64。各“异或”电路61、62、63、64中各包含两个否定逻辑电路(NAND)。图21中的NAND电路分别由1个IIL元件构成，所以逻辑运算单元的结构被简化。
图23表示进行图14所示的逻辑运算的情况下的光电式编码器的概略方框结构。
该光电式编码器包括在作为半导体芯片的同一半导体基板80上一体形成的光接收单元81、电流放大单元82、二极管部83、作为比较单元的差动放大部84、AD转换单元85、作为逻辑运算单元的逻辑电路单元86、输出电路单元87、恒流电路88、恒压电路89。光接收单元81包含8对光接收元件PDA1+～PDB4-(在实际空间中以与图7中的光接收元件11a、11b、...、12h相同的顺序沿旋转方向D排列。)。电流放大单元82包含与各光接收元件对应的电流放大器，各电流放大器将对应的光接收元件的输出在模拟状态下放大。二极管部83包含与这些各电流放大器对应的二极管，这些各二极管将对应的电流放大器的输出变换为电压。差动放大器84包含分别与这些二极管对(从而，各光接收元件对)对应的差动放大器51、52、...、58，各差动放大器51、52、...、58将对应的二极管对的输出间的差分进行对数压缩并放大。换言之，由二极管对和差动放大器分别构成对数放大器。从而，即使射入各光接收元件的光微少，也可以确保SN比(信号噪声比)。AD转换单元85包含与各差动放大器51、52、...、58对应的AD转换器ADC1、ADC2、...、ADC8，各AD转换器ADC1、ADC2、...、ADC8将对应的差动放大器51、52、...、58的输出进行AD转换并输出数字逻辑值。逻辑电路单元86包含这些差动放大器的各对(51、53)(52、54)(55、57)(56、58)、从而AD转换器的各对(ADC1、ADC3)(ADC2、ADC4)(ADC5、ADC7)(ADC6、ADC8)对应的“异或”电路EXOR1、EXOR2、EXOR#、EXOR4。而且，各“异或”电路EXOR1、EXOR2、EXOR#、EXOR4在对应的差动放大器的各对(51、53)(52、54)(55、57)(56、58)、从而AD转换器的各对(ADC1、ADC3)(ADC2、ADC4)(ADC5、ADC7)(ADC6、ADC8)之间取输出的“异或”。输出电路单元87包含由对应于各“异或”电路EXOR1、EXOR2、EXOR#、EXOR4的两个晶体管构成的放大电路OC1、OC2、OC3、OC4，各放大电路OC1、OC2、OC3、OC4将对应的“异或”电路(EXOR)的输出放大后输出到输出端子VOA1、VOA2、VOB1、VOB2。另外，VCC表示供给电源电压的端子、GND表示接地的端子。恒流电路88、恒压电路89分别对该光电式编码器的各部分供给一定的电流、一定的电压。
图22例示现有的光电式编码器的概略结构。该光电式编码器包括在同一半导体基板180上一体形成的光接收单元181、电流放大单元182、二极管部183、作为比较单元的差动放大部184、AD转换单元185、输出电路单元187、恒压电路189。对与图23中的构成元件对应的构成元件分别赋予各大100的符号(省略各个说明)。如果对比该图22和图23则可知，图23所示的光电式编码器中，处理的信号数增多。从而，电路需要匹配性。例如，图23中所示的各差动放大器51、52、...、58设为由图24所示的电路91构成。各差动放大器51、52、...、58中，从电流供给源90(包含在图23中的恒流电路88中。)供给电流。在这样的情况下，期望各差动放大器51、52、...、58的电流供给源90由图25所示的同一供给电流电路构成，从该供给电流电路对各差动放大器51、52、...、58(图25中表示为AMP1、AMP2、AMP3、...。)供给电流。由此，可以使各差动放大器51、52、...、58间具有电流匹配性，各差动放大器51、52、...、58的放大率可以容易地一致为相同。其结果，可以提高输出信号的精度。
此外，光接收元件PDA1+～PDB4-的输出电流由于微小到数百nA，因此从半导体基板80上的光接收元件PDA1+～PDB4-到差动放大器51、52、...、58的布局很重要。例如图26所示，在实际空间中，最好沿着光接收元件PDA1+～PDB4-(即，光接收元件11a、11b、...、12h)产生的列98配置由差动放大器51、52、...、58产生的列99a、99b，光接收元件产生的列98的中心位置98c和差动放大器产生的列99a、99b的中心位置99c一致。换言之，关于连接这些中心位置98c、99c之间的直线(在半导体基板80上对于D方向垂直的直线)，最好光接收元件产生的列98和差动放大器产生的列99a、99b被对称地配置。根据这样的布局，可以比较好地使从多个光接收元件11a、11b、...、12h到多个差动放大器51、52、...、58的各布线97的长度一致。从而，可以抑制各布线97长度不同引起的信号延迟的偏差等。其结果，可以提高输出信号的精度。此外，图26的布局中，由于被取“异或”的差动放大器的各对(51、53)(52、54)(55、57)(56、58)分别关于D方向相邻地配置，所以可以抑制从差动放大器的各对(51、53)(52、54)(55、57)(56、58)到“异或”电路EXOR1、EXOR2、EXOR#、EXOR4的布线长度的不同引起的信号延迟的偏差等。从而，可以进一步提高输出信号的精度。
此外，图27详细地表示光接收元件11a、11b、...、12h的配置(与图7中同样的配置)。如该图27所示，关于D方向，光接收元件11a、11b、...、12h的各端被对应配置在分别以等间隔将缝隙对应区域20、光关断部分对应区域21进行了8分割的线V、V、...上。从而，关于D方向，可以在各分割的区域内使光接收元件11a、11b、...、12h的尺寸最大。从而，可以扩大光接收元件11a、11b、...、12h的受光面而高灵敏度化。
图28表示光接收元件11a、11b、...、12h输出的光电流的取出口(将其称作‘光电流取出口’。)T1、T2、T3、T4、...的具体的配置(为了简单，仅表示与左端部的四个光接收元件11a、11b、11c、11d有关的部分。)。
为了得到比移动频率高的频率，关于D方向，最好减小各光接收元件11a、11b、...、12h的尺寸，从而成为更高分辨率。但是，如单纯减小各光接收元件的尺寸，则无法确保各光接收元件输出的光电流的取出口所需的面积，配置变得困难。因此，在本例中，如图28中所示，关于D方向互相相邻的光接收元件的光电流取出口T1、T2、T3、T4、...，关于对D方向垂直的方向，配置在多个光接收元件11a、11b、...、12h生成的列98的互相相反侧。详细地说，从左端起第奇数个的光接收元件11a、11c、...的光取出口T1、T3、...设置在列98的上侧(在图28中)，而从左端起第偶数个的光接收元件11b、11d、...的光取出口T2、T4、...设置在列98的下侧(在图28中)。由此，如图28中所示，即使在关于D方向减小各光接收元件11a、11b、...、12h的尺寸的情况下，也可以确保各光接收元件的光电流取出口T1、T2、T3、T4、...所需的面积，可以进行配置。
图29例示在图23中的逻辑电路单元86之前代替AD转换单元85而设置了波形整形单元79的方框结构。另外，该图29中的波形发生单元78包括地表示图23中所示的光接收单元81、电流放大单元82、二极管部83、以及作为比较单元的差动放大部84。
在将上述移动体40的移动频率f设定得低的情况下，光接收元件PDA1+～PDB4-(换言之，光接收元件11a、11b、...、12h)的输出的波形变动变得缓和，如图31A中所示，对于逻辑电路单元86的输入F3、F4的波形的上升、下降也变得缓和。因此，在对于逻辑电路单元86的输入的上升中或下降中受到噪声等的影响，对于逻辑电路单元86的输入F3、F4超越用于逻辑运算的阈值而变动，就有可能在逻辑电路单元86的输出信号F2中引起振荡现象(高低在短时间内激烈地交替而成为不稳定的现象)J。在该情况下，输出电路单元87的输出F 1也变动。因此，在图29的例子中，波形整形单元79如图31B中所示，将对于逻辑电路单元86的输入C3、C4(在本例中为C4)的波形进行整形，以使该波形的上升以及下降变得急剧(另外，图31B与图31A相比在横向(时间轴方向)被扩大。)。其结果，对于上述逻辑电路单元86的输入难以受到噪声等的影响，可以抑制振荡现象的引起。在该情况下，逻辑电路单元86的输出C2的迁移稳定，同时输出电路单元87的输出C1的迁移也稳定。
具体来说，该波形整形单元79如图30A中所示的电路例79A(虚线包围的范围)这样，由串联插入电源Vcc和接地GND之间的恒流源791和npn晶体管792构成。npn晶体管792在基极接受差动放大部84的输出(npn晶体管844的集电极电位)并放大，输出到集电极。
另外，如图30B所示的电路例79B这样，也可以将npn晶体管792的发射极连接到差动放大部84中的npn晶体管844的发射极和GND侧的电阻855之间。在这样的情况下，可以在npn晶体管792的导通时提拉该npn晶体管792的发射极电位，从而可以防止误动作。
图32表示在实际空间中，作为半导体芯片的半导体基板80被搭载于引线框149的端板部149a的安装例。引线框1 49包含与端板部149a一体连接并导通的接地用引脚(lead pin)149b、供给电源电压的引脚149c、信号输出用的四个引脚149d、149e、149f、149g。
在本例中，在半导体基板80的表面，沿着一边(图32中下边)80a配置由光接收元件11a、11b、...、12h产生的列98。此外，沿着左边80b配置有电源端子VCC、接地端子GND。沿着上边80c配置输出端子VOA1、VOA2，沿着右边80d配置输出端子VOB1、VOB2。各引脚149b、149c、149d、149e、149f、149g分别通过Au线189b、189c、189d、189e、189f、189g连接到对应的端子(焊盘(bonding pad))GND、VCC、VOA1、VOA2、VOB1、VOB2。
此外，在本例中，与图26中所示的布局稍微不同，构成差动放大部84的差动放大器51、52、...、58集中配置在半导体基板80的表面的中央部分。由此，在这些放大器之间，可以抑制制造工艺上的偏差、应力等引起的偏差。
另一方面，在本例中，与图26中所示的布局同样，差动放大器51、52、...、58中、取输出差分信号表示的逻辑值的“异或”的差动放大器的各对(51、53)(52、54)(55、57)(56、58)分别相邻配置。从而，图32中省略了图示，但通过配置图23中所示的逻辑电路单元86或输出电路单元87的构成元件，使其包围差动放大部84，从差动放大器的各对(51、53)(52、54)(55、57)(56、58)到“异或”电路EXOR1、EXOR2、EXOR#、EXOR4的布线变得简单，差分信号间的相互影响或布线电阻的偏差等被抑制。从而，可以进一步提高输出信号的精度。此外，从逻辑电路单元86经由输出电路单元87到输出端子VOA1、VOA2、VOB1、VOB2为接近的配置，所以可以减小从逻辑电路单元86到输出端子VOA1、VOA2、VOB1、VOB2的布线电阻。
图33表示在实际空间中，作为半导体芯片的与图32中所示的相同的半导体基板80被搭载在其它的引线框169的端板部169a的安装例。本实施例从半导体基板80中仅读出两个输出信号而不是四个输出信号。
引线框169包含与端板部169a一体连接并导通的接地用引脚169b、供给电源电压的引脚169c、信号输出用的两个引脚169d、169e。各引脚169b、169c、169d、169e分别通过Au线199b、199c、199d、199e连接到对应的端子(焊接区(bonding pad))GND、VCC、VOB1、VOB2。
由于半导体基板80的表面上的布局、特别是沿着半导体基板80的周围部分配置了各端子GND、VCC、VOB1、VOB2，因此可以使用相同的半导体基板80这样地制造类型不同的产品。
另外，在将逻辑电路单元86生成的输出信号取出到半导体基板80的外部的情况下，为了使输出信号为低阻抗而增加电流量。在这样的情况下，在输出信号的高低切换时电压变动增大。因此，这样的电压变动反馈到逻辑电路单元86的输入，可能引起误动作。在这样的情况下，最好设置将逻辑电路单元86生成的输出信号对于被输入逻辑电路单元86的信号延迟的延迟单元。由此，这样的误动作被防止。这样的延迟单元为公知的，通过导入电容等(未图示)而构成。但是，需要配合使用的频率来调整电容值。
此外，在图23中的例子中，作为基极电流对构成输出电路单元87的放大电路OC1、OC2、OC3、OC4的晶体管供给恒流，但不限于此。例如，图34所示的放大电路OC包括在基极接受来自“异或”电路的信号并放大的前级npn晶体管871、在基极接受该晶体管871的输出并放大的后级npn晶体管872。该后级npn晶体管872的基极经由电阻873连接到电源Vcc。换言之，晶体管872的基极电流为电源电压依赖电流。这样，将基极电流设为电源电压依赖型时，提拉电流的能力提高。从而，即使在静电等干扰引起电荷积累的情况下，输出电路单元87以至该光电式编码器的误动作被抑制。
在包括上述光电式编码器的电子设备中，光电式编码器高精度地检测移动体40的缝隙X1、X2、...和光关断部分Y1、Y2、...的通过。从而，使用该检测结果可以进行适当的动作。
另外，在本实施方式中，说明了光透过型的光电式编码器，但当然不限于此。本发明也同样应用于光反射型的光电式编码器中。但是，如已经叙述的，在光反射型中，与光透过型不同，移动体的缝隙相当于不使光射入光接收元件的光关断部分，由缝隙间的板材构成的部分(反射光的部分)相当于使光射入光接收元件的光接通部分。
以上，说明了本发明，但很明显可以进行各种变更。这样的变更不应被视为脱离本发明的精神和范围，对于本领域技术人员可以明白的变更都包含在权利要求的范围中。
权利要求
1.一种光电式编码器，其特征在于，该编码器包括发光元件；以及多个光接收元件，在来自上述发光元件的光能到达的区域中，沿一个方向并列配置，当沿着上述一个方向，交替地具有产生上述光射入上述光接收元件的状态的光接通部分和不射入上述光接收元件的状态的光关断部分的移动体以规定的移动频率通过与上述各光接收元件对应的规定的位置时，上述各光接收元件的输出取与来自上述发光元件的光射入或不射入该光接收元件所对应的值，该编码器包括逻辑运算单元，对从上述光接收元件的输出中得到的逻辑值进行运算，从而生成具有与上述移动频率不同的频率的输出信号。
2.如权利要求1所述的光电式编码器，其特征在于，上述逻辑运算单元生成的输出信号的频率是上述移动频率的整数倍。
3.如权利要求1所述的光电式编码器，其特征在于，上述逻辑运算单元生成的输出信号的占空比与上述各光接收元件的输出的占空比不同。
4.如权利要求1所述的光电式编码器，其特征在于，上述移动体的光接通部分和光关断部分关于上述一个方向具有相同的尺寸。
5.如权利要求1所述的光电式编码器，其特征在于，上述逻辑运算单元取上述光接收元件的输出表示的逻辑值之间的“异或”。
6.如权利要求1所述的光电式编码器，其特征在于，上述逻辑运算单元多次取上述光接收元件的输出表示的逻辑值之间的“异或”。
7.如权利要求1所述的光电式编码器，其特征在于，上述逻辑运算单元取上述光接收元件的输出表示的逻辑值之间的“异或”，进而取“与”或“与非”。
8.如权利要求7所述的光电式编码器，其特征在于，上述逻辑运算单元取上述光接收元件的输出表示的逻辑值之间的“异或”从而生成具有3/4的占空比的多个信号，取这些多个信号之间的“与”或“与非”，从而得到具有1/2的占空比的信号。
9.如权利要求1所述的光电式编码器，其特征在于，上述逻辑运算单元包含集成注入式逻辑元件，使用该集成注入逻辑元件进行上述运算。
10.如权利要求1所述的光电式编码器，其特征在于，上述光接收元件关于上述一个方向，在与上述移动体的光接通部分对应的光接通部分对应区域内配置有多个。
11.如权利要求10所述的光电式编码器，其特征在于，配置在上述光接通部分对应区域内的多个光接收元件关于上述一个方向具有同一尺寸，以一定间距配置。
12.如权利要求10所述的光电式编码器，其特征在于，关于上述一个方向互相相邻的光接收元件的光电流取出口，关于对上述一个方向实际上垂直的方向互相反向地配置。
13.如权利要求1所述的光电式编码器，其特征在于，上述光接收元件关于上述一个方向具有同一尺寸，并且以共同的一定间距在与上述光接通部分对应的光接通部分对应区域和与上述光关断部分对应的光关断部分对应区域中各配置多个，该编码器包括比较单元，使配置在上述光接通部分对应区域的光接收元件和配置在上述光关断部分对应区域的光接收元件与关于上述一个方向的配置顺序一一对应，取上述一一对应的光接收元件对的输出间的差分，上述逻辑运算单元对于该比较单元取差分而得到的差分信号所表示的逻辑值进行运算。
14.如权利要求1所述的光电式编码器，其特征在于，该编码器具有波形整形单元，将对于上述逻辑运算单元的输入的波形进行整形，以使该波形的上升以及下降变得急剧。
15.如权利要求13所述的光电式编码器，其特征在于，该编码器具有波形整形单元，将上述比较单元输出的上述差分信号的波形进行整形，以使该波形的上升以及下降变得急剧，该波形整形单元的输出被输入上述逻辑运算单元。
16.如权利要求13所述的光电式编码器，其特征在于，上述比较单元包含与上述各光接收元件对分别对应的对数放大器，上述各对数放大器将对应的光接收元件对的输出间的差分进行对数放大。
17.如权利要求13所述的光电式编码器，其特征在于，上述比较单元包含与上述光接收元件对分别对应的放大器，该编码器包括对上述各放大器供给电流的同一供给电流电路。
18.如权利要求13所述的光电式编码器，其特征在于，上述比较单元包含与上述光接收元件对分别对应的放大器，上述多个放大器沿着上述多个光接收元件形成的列在上述一个方向上并列配置，关于上述一个方向，上述多个光接收元件形成的列的中心位置和上述多个放大器形成的列的中心位置一致。
19.如权利要求13所述的光电式编码器，其特征在于，上述比较单元包含与上述光接收元件对分别对应的放大器，在配置了上述多个光接收元件的同一半导体芯片上，上述多个放大器被配置在该半导体芯片的中央部分。
20.如权利要求13所述的光电式编码器，其特征在于，上述比较单元包含与上述光接收元件对分别对应的放大器，上述多个放大器中、输出的差分信号表示的逻辑值由上述逻辑运算单元互相运算的放大器之间互相相邻配置。
21.如权利要求13所述的光电式编码器，其特征在于，上述比较单元将上述各光接收元件对中配置在上述光关断部分对应区域中的光接收元件的输出分别作为基准输入。
22.如权利要求1所述的光电式编码器，其特征在于，上述逻辑运算单元将从配置在与上述移动体的光接通部分对应的光接通部分对应区域内的多个光接收元件得到的信号，根据该多个光接收元件的配置顺序而分为多组进行运算，从而得到具有互相不同的相位的多个输出信号。
23.如权利要求22所述的光电式编码器，其特征在于，上述逻辑运算单元将从配置在与上述光接通部分对应区域内的多个光接收元件得到的信号，根据上述多个光接收元件关于上述一个方向的配置顺序，周期地分为多组。
24.如权利要求23所述的光电式编码器，其特征在于，上述逻辑运算单元将从配置在上述光接通部分对应区域内的多个光接收元件得到的信号分为两组。
25.如权利要求1所述的光电式编码器，其特征在于，配置在上述光接通部分对应区域内的多个光接收元件关于上述一个方向以一定间距配置，并且在将上述光接通部分对应区域以上述间距等间隔地分割的线上对应配置上述各光接收元件的各端。
26.如权利要求25所述的光电式编码器，其特征在于，上述光接收元件关于上述一个方向，在与上述移动体的光接通部分对应的光接通部分对应区域内配置k个(k为大于或等于2的自然数)。
27.如权利要求26所述的光电式编码器，其特征在于，上述k大于或等于3，上述逻辑运算单元将上述光接收元件的输出表示的逻辑值以上述光接收元件关于上述一个方向相邻的顺序追加，并取“异或”。
28.如权利要求26所述的光电式编码器，其特征在于，上述k大于或等于3，上述逻辑运算单元将上述光接收元件的输出表示的逻辑值以从上述光接通部分对应区域内关于上述一个方向配置在两端部分的光接收元件、向交替地配置在中央部分的光接收元件的顺序追加，并取“异或”。
29.如权利要求1所述的光电式编码器，其特征在于，上述逻辑运算单元将从配置在与上述移动体的光接通部分对应的光接通部分对应区域内的多个光接收元件得到的信号，分为具有互相差90°的相位的两个组，具有上述互相差90°的相位的多个信号的“异或”。
30.如权利要求1所述的光电式编码器，其特征在于，该编码器包括延迟单元，将上述逻辑运算单元生成的输出信号对于被输入上述逻辑运算单元的信号延迟。
31.如权利要求1所述的光电式编码器，其特征在于，该编码器包括输出单元，该输出单元包含将上述逻辑运算单元生成的输出信号放大的晶体管，上述晶体管的基极电流为电源电压依赖电流。
32.一种电子设备，包括权利要求1所述的光电式编码器。
全文摘要
本发明的光电式编码器包括发光元件，以及在来自该发光元件的光可到达的区域中沿一个方向(D)并列配置的光接收元件。当沿着一个方向(D)，交替地具有产生光射入光接收元件的状态的光接通部分以及、不射入光接收元件的状态的光关断部分的移动体以规定的移动频率通过时，各光接收元件的输出取与来自发光元件的光射入或不射入该光接收元件所对应的值。逻辑运算单元对光接收元件的输出所表示的逻辑值进行运算，从而生成具有与移动频率不同的频率的输出信号。
文档编号G01P3/486GK1847798SQ200610073888
公开日2006年10月18日 申请日期2006年4月5日 优先权日2005年4月6日
发明者冈田教和, 岸宣孝, 东惠子 申请人:夏普株式会社