专利名称：一种适用于干涉型光纤陀螺的监控装置的制作方法
技术领域：
本发明涉及一种监控装置，更特别地说，是指一种采用双CPU冗余备份设计的监控装置，第一个CPU用于接收干涉型光纤陀螺输出的参数，经打包后输出；第二个CPU用于监控干涉型光纤陀螺的工作状态，同时也对第一个CPU的工作状态进行监控，也可以作为第一个CPU的通讯备份。
背景技术：
由于光纤陀螺具有机械陀螺和激光陀螺无法比拟的优点，而且，随着生产工艺的日趋成熟，光纤陀螺不断扩展其应用范围；在某些特定的应用领域，光纤陀螺的使用环境较为恶劣如电磁干扰、射线辐射、真空绝热等；当光纤陀螺在这些环境中工作时，其光路和电路器件可能出现暂时性的失效或者工作异常，此时若对光纤陀螺施加某种外部控制则可把陀螺从失效或者异常状态中恢复过来。而目前使用的绝大部分陀螺只针对陀螺内部易受影响的部件加以防护，而并没有采用任何外部监控措施；这种做法虽然可以简化整个陀螺的体积、重量等技术指标，但在某些恶劣的工作环境下，却无法实现光纤陀螺从失效或异常工作状态下的自恢复。
发明内容
本发明的目的是提供一种适用于干涉型光纤陀螺的监控装置，该监控装置通过设计两个CPU完成对光纤陀螺工作状态的监控，并对故障情况进行处理。
本发明是一种适用于干涉型光纤陀螺的监控装置，由第一处理器D4、第二处理器D8、第一处理器的电平转换电路、第二处理器的电平转换电路、以及第一处理器电源控制开关D9、陀螺检测电路电源开关D10和辅助光源电源控制开关D11组成；所述第一处理器D4接收陀螺输出的串口数据、PIN_1信号、PIN_2信号、光源温控Fault0_1信号、光源温控Fault1_1信号、光源温控Fault0_2信号、光源温控Fault1_2信号、电源3V3_DP1信号；所述第一处理器的电平转换电路接收所述第一处理器D4输出的数据信息；所述第二处理器的电平转换电路接收所述第二处理器D8输出的数据信息；所述第二处理器D8分别输出电源控制信号给陀螺检测电路电源控制开关D10和辅助光源电源控制开关D11。
本发明监控装置的优点在于(1)采用两个处理器芯片对三轴光纤陀螺的工作状态进行实时监控，提高了陀螺输出信息的稳定性；(2)在第二处理器中通过设置故障判断阈值(PIN阈值下限FH，上限199H、温度阈值下限000H，上限5A0H)来判定陀螺的故障，并进行实时处理，改善了陀螺的工作性能，延长了陀螺的工作寿命；(3)对光电探测器(PIN)输出信号和陀螺内部温度信号进行监控，能够避免陀螺由于环境和其它因素影响而导致的致命性损坏；(4)通过双处理器及其接口芯片的硬件设计和数据打包输出的软件流程，实现了光纤陀螺与外部通讯的硬件冗余备份，也使得陀螺的状态信息和角速度信息一同输出；增加了陀螺对外通讯的可靠性，也为对陀螺的进一步研究提供了条件。
图1是本发明监控装置的结构框图。
图2A是第一处理器的电路原理图。
图2B是第二处理器的电路原理图。
图3A是第一个CPU电源控制开关原理图。
图3B是陀螺检测电路电源控制原理图。
图3C是辅助光源电源控制原理图。
图4A是光电转换电路原理图。
图4B是第一光电转换器信号预处理电路原理图。
图4C是第二光电转换器信号预处理电路原理图。
具体实施例方式
下面将结合附图对本发明作进一步的详细说明。
请参见图1所示，本发明是一种适用于干涉型光纤陀螺的监控装置，该监控装置由第一处理器D4、第二处理器D8、第一处理器的电平转换电路、第二处理器的电平转换电路、以及第一处理器电源控制开关D9、陀螺检测电路电源开关D10和辅助光源电源控制开关D11组成，第一处理器D4接收陀螺输出的串口数据、PIN_1信号、PIN_2信号、光源温控Fault0_1信号、光源温控Fault1_1信号、光源温控Fault0_2信号、光源温控Fault1_2信号、电源3V3_DP1信号，第一处理器的电平转换电路接收第一处理器D4输出的数据信息，第二处理器的电平转换电路接收第二处理器D8输出的数据信息，第二处理器D8分别输出电源控制信号给陀螺检测电路电源控制开关D10和辅助光源电源控制开关D11。
在本发明中，第一处理器的电平转换电路由接收电平转换芯片D3和发送电平转换芯片D2组成；第二处理器的电平转换电路由接收电平转换芯片D6和发送电平转换芯片D7组成。
在本发明中，第一处理器D4选取TMS320LF240XA系列芯片，第二处理器D8选取TMS320LF240XA系列芯片，第一处理器的电平转换电路和第二处理器的电平转换电路中的接收电平转换芯片选取MAX3371芯片、发送电平转换芯片选取MAX3371芯片，第一处理器电源控制开关D9选取TPS2024芯片，陀螺检测电路电源开关D10选取TPS2024芯片，辅助光源电源控发送电平转换芯片制开关D11选取TPS2024芯片。
本发明采用双CPU冗余备份设计的监控装置，第一个CPU用于接收干涉型光纤陀螺输出的参数，经打包后输出；第二个CPU用于监控干涉型光纤陀螺的工作状态，同时也对第一个CPU的工作状态进行监控，也可以作为第一个CPU的通讯备份。这样的监控装置可以实时地处理三轴光纤陀螺的各种工作状态，并根据三轴光纤陀螺定义的故障进行相关性的处理，并提高了监控装置的可靠性。
本发明硬件电路中各端子的联接如下(一)第一处理器D4(TMS320LF2403A芯片)的各端子联接为参见图2A所示第一处理器D4的电源输入端6、10、27、35、52、56、AD转换供电电源输入端21、锁相环供电电源输入端39与开关D9的输出端6相连，AD转换高参考电压端20与电压参考源芯片C3的电压输出端4相连，FLASH烧写供电电源输入端60接+5V电源；D4的地输入端5、9、26、51、55接数字地，电源驱动中断输入端36接数字地，AD转换器供电地输入端22接模拟地，AD转换器低参考电压输入端19接模拟地。
D4的端7、8、29、30、31、32、33分别接JTAG下载插座X3的端8、7、6、4、2、3、5，JTAG下载插座X3的端8与电阻R4联接后与开关D9的端6联接，端7与电阻R3联接后与开关D9的端6联接，端1与开关D9的端6联接，端9接数字地。
D4的AD转换输入端17通过电阻R25与光电探测器的预处理电路A2的端1联接，预处理电路A2的端8接+5V电源后通过电容C47接模拟地，端4接-5V电源后通过电容C46接模拟地，端3通过电容C45接模拟地，并通过电阻R21接陀螺，电阻R24与电容C48并联后联接在端1和端2之间，端2通过电阻R23、电容C44接模拟地，且通过电阻R22与光电转换器的端7联接，光电转换器为常规电路；AD转换输入端18通过电阻R30与光电探测器的预处理电路A4的端1联接，预处理电路A4的端8接+5V电源后通过电容C52接模拟地，端4接-5V电源后通过电容C51接模拟地，端3通过电容C50接模拟地，并通过电阻R26接陀螺，电阻R29与电容C53并联后联接在端1和端2之间，端2通过电阻R28、电容C49接模拟地，且通过电阻R27与光电转换器的端7联接；D4的启动ROM使能输入端23经电阻R17后与开关D9的端6相连；D4的时钟输入端24与晶振电路G1连接；D4的复位信号输入端28经电阻R5后与开关D9的端6相连，经电容C25后接数字地；电阻R19与电容C35串联，且与电容C35并联构成一个振荡电路连接在锁相环时钟滤波输入端38、锁相环时钟滤波输入端37之间；D4的SPI片选输出端40、SPI主出从入端45、SPI时钟输出端47与光源电路联接，数字IO输入端53、54与光源电路联接；D4的数字IO输出端41经电阻R6后与第二个CPU D8的外部中断输入42端联接；D4的串行数据输入端44经电阻R7后与第一个CPU电源控制开关D9的端6相连，且与光纤陀螺的Z轴相连；电平转换芯片D2的端4接收CAN总线信号，经电平转换后经端3输出给第一处理器D4的端63；第一处理器D4的端64输出信号经电平转换芯片D3的端3电平转换后，通过端4输出信号给CAN总线，端63、端64实现了第一处理器D4与CAN总线的通讯；(二)第二处理器D8(TMS320LF2403A芯片)的各端子联接为参见图2B所示第二处理器D8的供电电源输入端6、10、27、35、52、56、锁相环供电电源输入端39接数字3.3V电源；AD转换器供电电源输入端21接模拟3.3V电源；AD转换高参考电压端20与电压参考源芯片C4(ADR391)的电压输出端4相连；FLASH烧写供电电源输入端60接+5V电源。D8的地输入端5、9、26、34、51、55接数字地，电源驱动中断输入端36接数字地，AD转换供电地输入端22接模拟地，AD转换低参考电压端19接模拟地。
D8的端7、8、29、30、31、32、33分别接到JTAG下载插座X4的8、7、6、4、2、3、5端，JTAG下载插座X4的端8通过电阻R12接数字3.3V，端7通过电阻R11接数字3.3V，端1接数字3.3V，端9接数字地。
D8的端2与开关D10的端4联接，且通过电阻R15与数字地联接；端3与开关D11的端4联接，且通过电阻R16与数字地联接；端4与开关D9的端4联接，且通过电阻R14与数字地联接；D8的AD转换输入端17与光电探测器的预处理电路A2的端1联接，AD转换输入端18与光电探测器的预处理电路A4的端1联接；D8的启动ROM使能输入端23通过电阻R18接数字3.3V电源；D8的时钟输入端24与晶振电路G2连接；D8的复位信号输入端28通过电阻R13接数字3.3V电源，且通过电容C27接数字地；电阻R20与电容C36串联，且与电容C37并联构成一个振荡电路连接在锁相环时钟滤波输入端38、锁相环时钟滤波输入端37之间；D8的SPI片选输出端40、SPI主出从入端45、SPI时钟输出端47与光源电路联接，D8的串行数据输入端44通过电阻R10接数字3.3V，且与光纤陀螺的X轴相连；D8的数字输入端53、54分别与光源电路联接；电平转换芯片D7的端4接收CAN总线信号，经电平转换后经端3输出给第二处理器D8的端63；第二处理器D8的端64输出信号经电平转换芯片D6的端3电平转换后，通过端4输出信号给CAN总线，端63、端64实现了第二处理器D8与CAN总线的通讯。
(三)供电电源在本发明中，供电电源电路为常规电路，其提供3.3V、+5V电源给第一个CPU、第二个CPU以及各外部电路，提供-5V电源给PIN信号预处理电路。
(四)各外部电路的联接为参考电压芯片C3(ADR391芯片)的端1与端2并联，且与第一个CPU电源控制开关D9的端6相连，端3与端4并联后经电容C1接模拟地，端5接模拟地；第一个CPU电源控制开关芯片D9的端1接数字地，端2与端3并联后接数字3.3V，端6、端7、端8并联，参见图3A所示；参考电压芯片C4(ADR391芯片)的端1与端2并联，且通过电感L5与数字3.3V相连，且经电容C29、电容C30、电容C31与模拟地相连，端3与端4并联后经电容C33接模拟地；陀螺检测电路电源3.3V控制开关芯片D10的端1接数字地，端2与端3并联后接数字3.3V，端6、端7、端8并联后与光纤陀螺连接，参见图3B所示；辅助光源电源控制开关芯片D11的端1接数字地，端2与端3并联后接数字3.3V，端6、端7、端8并联后与光源电路联接，参见图3C所示。
光电转换电路A1的端1接-5V，通过电容C40、电容C41接模拟地，端3、端5、端8接模拟地，端4接-5V，端7输出光电转换信号，端10接+5V，通过电容C42、电容C43接模拟地(参见图4A所示)。
第一光电探测器信号预处理电路A2的端8接+5V，通过电容C47接模拟地，端4接-5V，通过电容C46接模拟地，端3经电阻R21接电压调节端，并通过电容C45接模拟地，端2经电阻R24与电容C48并联后接端1，端2经电阻R23、电阻R22接光电转换信号，电阻R23与电阻R22之间经电容C44接模拟地，端1经电阻R25与第一处理器D4的端17、第二处理器D8的端17联接(参见图4B所示)。
第二光电探测器信号预处理电路A4的端8接+5V，通过电容C52接模拟地，端4接-5V，通过电容C51接模拟地，端3经电阻R26接电压调节端，并通过电容C50接模拟地，端2经电阻R29与电容C53并联后接端1，端2经电阻R28、电阻R27接光电转换信号，电阻R28与电阻R27之间经电容C49接模拟地，端1经电阻R30与第一处理器D4的端18、第二处理器D8的端18联接(参见图4C所示)。
在本发明中，第一处理器D4的控制流程为1.第一处理器(DSP芯片)的初始化对第一处理器芯片中各种寄存器、数据存储区、程序参数进行初始化配置；2.对三轴陀螺主光源恒流驱动电路部分(经过端40、45、47)进行配置；3.初始化完毕，以中断方式接收光纤陀螺发送过来的串行数据(内容包括有陀螺角速度X轴信息32bits、Y轴信息32bits、Z轴信息32bits、陀螺内部温度信息12bits)，接收完毕后，把数据分别保存在DSP数据存储区中的陀螺角速度存储单元、温度存储单元；4.启动第一处理器芯片上自带的A/D采集器，把A/D转换内容10bits保存在第一处理器数据存储区中的PIN值存储单元；5.将陀螺温控电路工作状态2bits采集并保存在第一处理器芯片数据存储区中的温控状态存储单元中；6.将陀螺角速度数据、温度数据、PIN(光电探测器)处的幅值数据打包送出；本发明中采用的DSP芯片与FPGA芯片不同之处在于DSP芯片对程序的执行是串行执行的，而FPGA芯片对程序的执行是并行执行。因此，DSP芯片不能向FPGA芯片那样并行的接收和处理信息及数据。
在本发明中，第二处理器D8的控制流程为1.第二处理器D8(DSP芯片)的内部初始化对DSP芯片中各种寄存器、数据存储区、程序参数进行初始化配置；2.DSP芯片初始化完毕，以中断方式接收光纤陀螺发送过来的串行数据(内容包括有陀螺角速度X轴信息32bits、Y轴信息32bits、Z轴信息32bits、陀螺内部温度信息12bits)，接收完毕后，把数据分别保存在DSP数据存储区中的陀螺角速度存储单元、温度存储单元；3.启动DSP芯片上自带的A/D采集器，把A/D转换内容10bits保存在DSP芯片数据存储区中的PIN值存储单元；(PIN信号并不能直接接在A/D上，需要经过预处理电路)4.将陀螺温控电路工作状态2bits采集并保存在DSP芯片数据存储区中的温控状态存储单元中；开始对信息进行分析和处理，其串行中断处理内容为下述5.将陀螺角速度数据、温度数据、PIN处的幅值数据打包送出(此步骤其需要满足的条件为第一处理器D4不工作时才能运行并断开第一处理器D4的电源)；
6.将当前接收到的三轴陀螺信息与前面5次(由系统确定采集次数，一般设为5～15次)的陀螺数据相比较，若数据无变化，则重启陀螺检测电路3.3V电源；7.将A/D采集得到的PIN数据与DSP程序中的PIN阈值进行比较(PIN阈值下限FH，上限199H)，若数据不在正常范围内，则对光源恒流电流大小进行修正，通过改变光源输出光功率，来调整PIN输出信号的幅值；8.将陀螺内部温度信息与DSP程序中的温度阈值进行比较(温度阈值下限000H，上限5A0H)，若陀螺温度超限，则关断陀螺3.3V供电到毫秒级时间后重新启动电源；9.若陀螺光源温控电路工作状态不正常(Fault0_1和Fault1_1两个信号不是高电平时)，则重启光源电路电源3.3V；若已经关断了第一处理器的电源，则DSP芯片执行程序转至步骤2；第二处理器在执行外部中断处理(只有当第一处理器D4工作异常时才会进入到下面的步骤)10.若第一处理器D4工作异常，则进入第二处理器D8的外部中断程序中，关断第一处理器D4的3.3V电源，然后重启，返回信息采集步骤2中；若第一处理器D4工作异常重复出现，则完全关断第一处理器D4的3.3V电源，进入到步骤2中；在本发明中，第一处理器D4突发外部中断，采用对光源恒流驱动电路重新初始化配置，第二处理器D8的系统程序转至信息采集步骤2。
在本发明中，定义了三轴光纤陀螺系统的故障，如下表
权利要求
1.一种适用于干涉型光纤陀螺的监控装置，其特征在于由第一处理器D4、第二处理器D8、第一处理器的电平转换电路、第二处理器的电平转换电路、以及第一处理器电源控制开关D9、陀螺检测电路电源开关D10和辅助光源电源控制开关D11组成；所述第一处理器D4接收陀螺输出的串口数据、PIN_1信号、PIN_2信号、光源温控Fault0_1信号、光源温控Fault1_1信号、光源温控Fault0_2信号、光源温控Fault1_2信号、电源3V3_DP1信号；所述第一处理器的电平转换电路接收所述第一处理器D4输出的数据信息；所述第二处理器的电平转换电路接收所述第二处理器D8输出的数据信息；所述第二处理器D8分别输出电源控制信号给陀螺检测电路电源控制开关D10和辅助光源电源控制开关D11。
2.根据权利要求1所述的监控装置，其特征在于第一处理器D4选取TMS320LF240XA系列芯片，第二处理器D8选取TMS320LF240XA系列芯片，第一处理器的电平转换电路和第二处理器的电平转换电路中的接收电平转换芯片选取MAX3371芯片、发送电平转换芯片选取MAX3371芯片，第一处理器电源控制开关D9选取TPS2024芯片，陀螺检测电路电源开关D10选取TPS2024芯片，辅助光源电源控发送电平转换芯片制开关D11选取TPS2024芯片。
3.根据权利要求1所述的监控装置，其特征在于硬件电路中各端子的联接为第一处理器D4的电源输入端6、10、27、35、52、56、AD转换供电电源输入端21、锁相环供电电源输入端39与第一处理器电源控制开关D9的输出端6相连，AD转换高参考电压端20与电压参考源芯片C3的电压输出端4相连，FLASH烧写供电电源输入端60接+5V电源；D4的地输入端5、9、26、51、55接数字地，电源驱动中断输入端36接数字地，AD转换器供电地输入端22接模拟地，AD转换器低参考电压输入端19接模拟地；D4的端7、8、29、30、31、32、33分别接JTAG下载插座X3的端8、7、6、4、2、3、5，JTAG下载插座X3的端8与电阻R4联接后与第一处理器电源控制开关D9的端6联接，端7与电阻R3联接后与第一处理器电源控制开关D9的端6联接，端1与第一处理器电源控制开关D9的端6联接，端9接数字地；D4的AD转换输入端17通过电阻R25与光电探测器的预处理电路A2的端1联接，预处理电路A2的端8接+5V电源后通过电容C47接模拟地，端4接-5V电源后通过电容C46接模拟地，端3通过电容C45接模拟地，并通过电阻R21接陀螺，电阻R24与电容C48并联后联接在端1和端2之间，端2通过电阻R23、电容C44接模拟地，且通过电阻R22与光电转换器的端7联接，光电转换器为常规电路；AD转换输入端18通过电阻R30与光电探测器的预处理电路A4的端1联接，预处理电路A4的端8接+5V电源后通过电容C52接模拟地，端4接-5V电源后通过电容C51接模拟地，端3通过电容C50接模拟地，并通过电阻R26接陀螺，电阻R29与电容C53并联后联接在端1和端2之间，端2通过电阻R28、电容C49接模拟地，且通过电阻R27与光电转换器的端7联接；D4的启动ROM使能输入端23经电阻R17后与开关D9的端6相连；D4的时钟输入端24与晶振电路G1连接；D4的复位信号输入端28经电阻R5后与开关D9的端6相连，经电容C25后接数字地；电阻R19与电容C35串联，且与电容C35并联构成一个振荡电路连接在锁相环时钟滤波输入端38、锁相环时钟滤波输入端37之间；D4的SPI片选输出端40、SPI主出从入端45、SPI时钟输出端47与光源电路联接，数字IO输入端53、54与光源电路联接；D4的数字IO输出端41经电阻R6后与第二个CPU D8的外部中断输入42端联接；D4的串行数据输入端44经电阻R7后与第一个CPU电源控制开关D9的端6相连，且与光纤陀螺的Z轴相连；电平转换芯片D2的端4接收CAN总线信号，经电平转换后经端3输出给第一处理器D4的端63；第一处理器D4的端64输出信号经电平转换芯片D3的端3电平转换后，通过端4输出信号给CAN总线，端63、端64实现了第一处理器D4与CAN总线的通讯；第二处理器D8的供电电源输入端6、10、27、35、52、56、锁相环供电电源输入端39接数字3.3V电源；AD转换器供电电源输入端21接模拟3.3V电源；AD转换高参考电压端20与电压参考源芯片C4(ADR391)的电压输出端4相连；FLASH烧写供电电源输入端60接+5V电源。D8的地输入端5、9、26、34、51、55接数字地，电源驱动中断输入端36接数字地，AD转换供电地输入端22接模拟地，AD转换低参考电压端19接模拟地；D8的端7、8、29、30、31、32、33分别接到JTAG下载插座X4的8、7、6、4、2、3、5端，JTAG下载插座X4的端8通过电阻R12接数字3.3V，端7通过电阻R11接数字3.3V，端1接数字3.3V，端9接数字地；D8的端2与开关D10的端4联接，且通过电阻R15与数字地联接；端3与开关D11的端4联接，且通过电阻R16与数字地联接；端4与开关D9的端4联接，且通过电阻R14与数字地联接；D8的AD转换输入端17与光电探测器的预处理电路A2的端1联接，AD转换输入端18与光电探测器的预处理电路A4的端1联接；D8的启动ROM使能输入端23通过电阻R18接数字3.3V电源；D8的时钟输入端24与晶振电路G2连接；D8的复位信号输入端28通过电阻R13接数字3.3V电源，且通过电容C27接数字地；电阻R20与电容C36串联，且与电容C37并联构成一个振荡电路连接在锁相环时钟滤波输入端38、锁相环时钟滤波输入端37之间；D8的SPI片选输出端40、SPI主出从入端45、SPI时钟输出端47与光源电路联接，D8的串行数据输入端44通过电阻R10接数字3.3V，且与光纤陀螺的X轴相连；D8的数字输入端53、54分别与光源电路联接；电平转换芯片D7的端4接收CAN总线信号，经电平转换后经端3输出给第二处理器D8的端63；第二处理器D8的端64输出信号经电平转换芯片D6的端3电平转换后，通过端4输出信号给CAN总线，端63、端64实现了第二处理器D8与CAN总线的通讯。
4.根据权利要求1所述的监控装置，其特征在于所述第一处理器D4接收陀螺输出的串行数据包括有陀螺角速度的X轴信息32bits、Y轴信息32bits、Z轴信息32bits、陀螺内部温度信息12bits。
全文摘要
本发明公开了一种适用于干涉型光纤陀螺的监控装置，其第一处理器D4接收陀螺输出的串口数据、PIN_1信号、PIN_2信号、光源温控Fault0_1信号、光源温控Fault1_1信号、光源温控Fault0_2信号、光源温控Fault1_2信号、电源3V3_DP1信号，第一处理器的电平转换电路接收第一处理器D4输出的数据信息，第二处理器的电平转换电路接收第二处理器D8输出的数据信息，第二处理器D8分别输出电源控制信号给陀螺检测电路电源控制开关D10和辅助光源电源控制开关D11。本发明采用双CPU冗余备份设计的监控装置，第一个CPU用于接收干涉型光纤陀螺输出的参数，经打包后输出；第二个CPU用于监控干涉型光纤陀螺的工作状态，同时也对第一个CPU的工作状态进行监控，也可以作为第一个CPU的通讯备份。这样的监控装置可以实时地处理三轴光纤陀螺的各种工作状态，并根据三轴光纤陀螺定义的故障进行相关性的处理，并提高了监控装置的可靠性。
文档编号G01C25/00GK101033968SQ20071006291
公开日2007年9月12日 申请日期2007年1月22日 优先权日2007年1月22日
发明者宋凝芳, 李敏, 田海亭, 吕峰建 申请人:北京航空航天大学