专利名称：一体机式智能型页面检测仪的制作方法
技术领域：
"一体机式智能型页面检测仪"是一种采用智能视频成像技术开发的书帖 质量检测设备，用于装订机或印刷机工作过程中书帖质量的在线自动检测和排 废，可广泛用于图形、图文和文字书帖质量在线自动监控。
背景技术：
在印刷行业，厂商对书帖装订流水线的自动化程度和质量检测的要求越来 越高，错帖的自动检测成为装订环节中待解决的一个重要问题。目前，光眼型 页面检测仪应用的较为成功，如图1所示为现有光眼型页面检测仪的电路结构
示意图。该类仪器通常采用具有有限数量(10-20个)的光电池作为信号获取的 传感器，单片机等作为信号处理器， 一般带有串口通信和排废电路等。但因其 传感器的数量较少，分布间距较大，所以检测分辨率低，适合合格书帖与不合 格书帖差别较大的对象，而对文字书帖等差别较小的检测对象出错率较高,因 此，开发新型的具有高分辨率的页面检测仪就很有必要。
实用新型内容
本实用新型的目的在于克服现有光眼型页面检测仪采样点少、采样间距 大、分辨率和检测精度低的不足，提出了一种一体机式智能性页面检测仪，该 仪器使用30万像素的CMOS芯片作为图像传感器，硬件电路紧密集成为一体。 该仪器具有分辨率高、智能检测的特点，极大提高了检测的准确性。
本实用新型的技术方案如图2、图3和图4所示，系统包括CPLD逻辑控 制电路、DSP电路、CMOS传感器电路、存储器扩展电路、USB通信电路和串口 电路和界面电路；CPLD逻辑控制电路控制USB通信电路、串口电路、存储器 扩展电路、CMOS传感器电路的工作逻辑、同时在CPLD内部扩展多个寄存器， 用于系统工作过程中以上各电路之间的选择与切换；DSP电路用于图像采集和 信号处理；CMOS传感器电路获取图像信号，并将图像在存储器扩展电路中进 行缓存；存储器扩展电路包括FLASH存储器和RAM存储器，存储DSP程序和缓 存图像数据；USB通信电路用于连接DSP电路和PC机，在调试过程中使用； 串口电路用于连接DSP电路和界面电路，二者通过串口电路传递同步信号、图 像数据和检测结果；界面电路包括了与DSP电路之间的串口电路、与液晶屏之 间的串口电路、外部触发信号和输出信号光隔电路和外扩的3x3键盘，键盘 用作图像大小、模板大小、检测命令、图像采集命令的设置；图像大小、模板 大小、检测命令、图像采集命令和外部触发信号在界面电路中经过编码，通过 串口电路发送给DSP电路，DSP根据命令格式的内容，启动CPLD中的寄存器， 使对应的电路工作，检测结果在DSP中编码，通过串口电路发送给界面电路， 界面电路控制液晶屏的显示。
所述的CMOS传感器电路包括FIFO芯片U10和图像传感器芯片Ull， U10 的第15-18脚、25-28脚作为数据总线使用，第l-4脚、11-14脚作为数据线 与Ull的数据输出管脚连接，Ull的第1和第47脚作为I2C控制端;Ull在CPLD 逻辑控制电路的控制下，在数据线上输出一帧数据，将图像数据写入U10进行 缓存，写完一帧后，CPLD逻辑控制电路通知DSP电路将数据读入内存中处理。
所述的存储器电路中包括数据存储器芯片U3和FLASH存储器芯片U4， U3和U4的逻辑控制管脚与CPLD逻辑控制电路连接，受CPLD逻辑控制电路控 制，16位数据总线与系统的数据总线连接，通过总线交换数据，M使用14 位地址线，U3使用13位地址线选择存储单元。
所述的USB通信电路包括USB通信芯片U5和EEPROM U6， U5通过16位数 据端口与系统的数据总线连接，其逻辑控制管脚与CPLD逻辑控制电路连接， 在CPLD逻辑控制电路控制下工作，U6存储U5工作时的预设参数，U6通过I2C 总线读取U5中的数据。
所述的串口电路包括功率转换芯片U7、并转串芯片U8和串口通信芯片U9; U7的2-9脚作为低8位数据总线使用，其11-18脚与U8的数据总线连接，U8
的串行输出与U9的输入端连接，U9的串行输出与界面电路中的串口电路连接；
串口电路将DSP电路与界面电路连接在一起，进行参数和检测结果的传送。
所述的界面电路包括MEGA系列单片机U13，地址锁存器U14、 RAM存储器 U15，表示的串口通信芯片U16、 U17; U13通过U16与液晶屏连接，进行检测 结果显示和参数设置；U13通过U17与DSP电路进行串口通信；U16将液晶屏 传送来的数据和DSP传送来的数据存储在U15中；U13的PB7、 PG3、 PG4、 PD0、 PD1、 PD4-PD7控制9个LED, PF0-PF2作为输出控制端与U19表示的光藕连接； PB1-PB6用于外部键盘的扩展；第6脚作为外部触发信号输入端；界面电路通 过扩展的键盘操作液晶屏，设置参数和显示结果，使用U17串口芯片与DSP 电路交换数据，通过输入输出电路控制同步和排废。
所述的CPLD逻辑控制电路采用MAX7000系列的CPLD，其I/O脚中的第1、 2、 5-10脚分配给系统中的低8位数据总线，扩展内部寄存器；第52-56脚连 接U2所示的DSP电路的地址线A4-A0，第57、 64脚连接U2的地址线A13和 A14, CPLD使用地址线选择内部寄存器；第67-72脚、第75-80脚与U2的功 能管脚MSTRB、 IOSTRB、 DSP一RW、 IS、 DS、 PS、腿I、 BIO、 INT3-INT0、 XF连 接，用于数据空间、程序空间、中断和复位的扩展；第83-85、第92脚、第 96、 98、 99脚与U10表示的FIF0芯片的逻辑控制管脚连接，读写FIFO数据； 第81脚、93-97脚与Ull表示的CMOS图像传感器的逻辑控制管脚连接，控制 图像传感器正常工作；第12-17脚、第19-22脚连接U5表示的USB芯片的逻 辑控制管脚，控制USB通信；第30-31脚与U7表示的功率转换芯片的逻辑管 脚连接，第24脚、第27-29脚、第32脚与U8表示的并转串芯片的逻辑管脚 连接，控制串口通信；第33脚、第35-41脚分配给U3表示的RAM芯片，用于 数据存储器的读取；第42脚、44-49脚连接U4表示的FLASH存储器的逻辑管 脚，控制FLASH存储器数据的读取；CPLD逻辑控制电路负责协调系统各芯片
的工作，产生正常的控制逻辑。
所述的DSP处理电路使用TI公司54系列的DSP，其99-104脚、113-119
脚、121-123脚用作16位数据总线，与系统中的Ul、 U3、 U4、 U5、 U7、 U10 的数据线连接，通过数据总线交换数据；其5脚、7-10脚、131-134脚、136-141 脚用作15位地址线，通过地址线来选择系统中的寄存器；其43、 45、 53、 59 脚用于I2C电路扩展；其20-22脚、23-25脚、用于程序空间、数据空间和I/O 空间的扩展；其27脚、31脚与CPLD逻辑控制电路连接，用于寄存器扩展； 其63-67脚作为外部中断输入引脚；DSP处理电路通过数据总线和地址线对整 个系统进行管理，通过I2C总线配置CMOS图像传感器，在总线上读取或写入 数据，并对数据进行处理和分析。
本实用新型通过外置键盘和液晶屏设置检测参数，将这些参数和外部同步 检测信号编码后通过串口发送给DSP电路，DSP启动CPLD中的逻辑控制寄存 器，由CPLD控制图像的采集和存储，在DSP中进行数据处理后将检测结果通 过串口发送给界面电路显示。整个系统在参数设置和检测结果显示方面具有更 高的灵活性。
本实用新型采用CMOS图像传感器获取图像，在DSP中进行图像处理，能 够获取更多的信息，仪器的分辨率和检测精度更高。
本实用新型在DSP中采用图像处理技术识别书帖，检测对象的范围更广。 该仪器不仅适用于内容差别较大的图形、图文书帖，也适合于内容差别较小的 文字帖。该仪器一体机式设计使仪器具有更小的体积，^L场装配方便。其智能 性使现场调整参数更便捷，仪器的实用性和检测准确性大幅提高。
图l现有的光眼型页面检测仪电路结构示意框图； 图2本实用新型电路结构框图3本实用新型逻辑控制和数据处理电路的原理图； 图4本实用新型界面电路的原理具体实施方式
结合图2、图3、图4对本实用新型做进一步说明
本实施例主要包括CPLD逻辑控制电路、DSP电路、CMOS传感器电路、存 储器扩展电路、USB通信和串口通信电路、界面电路。外部参数和外部触发信 号在界面电路中经过编码，通过串口发送给DSP， DSP电路启动CPLD中的寄存 器，在CPLD的逻辑控制选择相应电路，检测结果在DSP中编码，通过串口发 送给界面电路，界面电路控制液晶屏显示。
本实施例采用30万像素分辨率的CMOS芯片作为图像传感器，将DSP、 CPLD、通信电路等集成在一起，做成具有较小体积的一体机。图像处理程序通 过仿真器烧录进DSP，类似目前的智能型摄像头。"智能"指程序可烧录进存 储设备，根据现场要求，进行自动分析。该设备通过获取书帖的图像，提取更 多的书帖细节，利用图像处理技术在线识别，具有智能性。该仪器具有更高的 分辨率和错帖识别能力，适用于更多的被检测对象。
CPLD逻辑控制电路中CPLD芯片的型号为EPM7128AE-IOO，即图1中的U1。 其I/0脚中的第1、 2、 5-10脚分配给系统低8位数据总线；第52-56脚分别 连接U2的第136、 134、 133、 132、 131脚，第57、 64脚连接U2的第9、 10 脚；功能管脚67-72、 75-80分别与U2的24-25、 23、 22、 21、 20、 63、 31、 67、 66、 65和64、 27脚连接;FIFO控制管脚83-85、 92、 96、 98、 99分别与 U10的22、 24、 8、 5、 9、 21、 20脚连接;CMOS控制管脚81、 93-97分别与 Ull的43、 45、 44、 5、 3脚连接；USB控制引脚12-17、 19-22分别与U5的 38-36、 41、 49、 47、 8、 9、 40脚连接;串口控制管脚30-31分别与U7的1、 9脚连接，第24、 27-29、 32脚分别与U8的7、 35、 16、 11、 19脚连接；RAM 逻辑控制管脚33、 35-41分别与U3的管脚41、 17、 6、 22、 1、 2连接；FLASH 存储器控制管脚42、 44-49分别与U4的16、 17、 48、 1、 28、 26、 11脚连接。
DSP处理电路中DSP的型号为TMS320VC5416。其99-104、 113-119、 121-123 脚用作系统16位数据总线D0-D15;其5、 7-10、 131-134、 136-141脚用于系 统15位地址线；其43、 45、 53、 59脚用于系统I2C电路的扩展，分别与U12
的5、 11、 8、 2脚连接，U12的型号为74HC245;其20-22、 23-25脚、用于程 序空间、数据空间和1/0空间的扩展，分别与U1的72、 71、 70、 69、 67、 68 脚连接；其27、 31脚分别与U1的65、 76脚连接；其63-67脚作为外部中断 输入引脚，与U1的75、 80、 79、 78、 77就脚连接。
CMOS传感器电路中U10的型号为AL422B， Ull为CMOS芯片，型号为 HV7131D。 U10的第15-18、 25-28脚作为数据总线使用，与系统数据总线连接； U10的第1-4、 11-14脚作为数据线与Ull的数据输出管脚30-27、 25-22连接， Ull的第1、 47脚作为I2C控制管脚，与U12的6、 3脚连接；U10的5、 8、 9、 20、 21、 22、 24脚用作逻辑控制，分别与U1的92、 85、 96、 99、 98、 83、 84 脚连接；Ull的3、 5、 43-45分别与Ul的97、 96、 81、 94、 93连接。
存储器电路中U3的型号为61LV6416, U4的型号为AM29LV800BT。 U3的 7-10、 13-16、 29-32、 35-38脚用作16位数据线；U3的44、 43、 42、 27-24、 21-18、 5-3脚用作地址线；U3的2、 1、 22脚用作数据页选择用地址线，与 Ul的41、 40、 37脚连接;U3的17、 6、 41脚分别与Ul的35、 36、 33脚连接； U4的29、 31、 33、 35、 38、 40、 42、 44、 30、 32、 34、 、 36、 39、 41、 43、 45脚作为数据线，与系统的数据总线连接；U4的2-8、 18-25脚作为地址线， 与系统的地址线连接；U4的l、 48、 17、 18脚用作数据页选择，与Ul的46、 45、 44、 42脚连接;U4的11、 26、 28脚分别与Ul的49-47脚连接。
USB通信电路中U5的型号为CY7C68001，U6的型号为24LC01。U5的25-32、 52-56、 1-3脚用作数据线，与系统数据总线连接；U5的43-45脚用作内部寄 存器选择地址线，与系统的地址线连接；U5的47、 20、 9、 36-38、 49、 41、 40脚分别与U1的19、 21、 14-12、 17、 16、 22脚连接；U5的22-23脚与U6 的6-5脚连接，用作12(:总线；U6的l-3脚接地，用作12(:总线地址设置。
串口电路中U7的型号为74LVT245、 U8的型号为TL16C550C、 U9的型号为 MAX232CPE。 U7的2-9脚用作数据线，与系统的数据总线连接；U7的11-18
脚用作内部数据线与U8的4-2、 47-43脚连接；U7的1、 19脚与Ul的30-31 脚连接；U8的26-28用作内部寄存器选择地址线，与系统的地址线连接；U8 的11、 16、 19、 30、 35脚与Ul的29、 28、 32、 24、 27脚连接；U8的7、 8 脚与U9的12、 ll脚连接；U9的13、 14脚与端子J2连接。
界面电路中U13的型号为ATmegal28，U14为地址锁存器，型号为74HC573, U15为RAM存储器，型号为IS61C512， U16和U17为串口通信芯片，型号为 MAX232CPE， U18和U19为光藕，型号为TLP521。 U13的PF0-PF2脚用作外部 输出控制，通过电阻与U19的5、 3、 1脚连接；U13的PA 口用作数据线，与 U14的2-9脚连接，PC口用作高8位地址线，与U15的8-15脚连接；U13的 PB1-PB6用于扩展外部键盘；U13的INT4与U18的第4脚连接，用于外部触发 信号的接收；U13的PB7、 PG3、 PG4、 PDO、 PD1、 PD4-PD7用于外部LED控制; U13的2、 3脚与U17的12、 ll脚连接，用于U2之间的串口通信，U13的27、 28脚与U16的12、 ll脚连接，用于和液晶屏间的串口通信。
该仪器在使用过程中，通过外设键盘和液晶屏设置检测参数，DSP根据命 令格式启动相应电路，在线监控书帖质量。该仪器采用图像处理技术识别错帖， 不仅适用于差别较大的图形、图文书帖，也适合于差别较小的文字帖。该仪器 的智能性使现场更改参数更简便，大幅提高了仪器的实用性和检测准确性。
权利要求1、一体机式智能型页面检测仪，其特征在于包括CPLD逻辑控制电路、DSP电路、CMOS传感器电路、存储器扩展电路、USB通信电路和串口电路和界面电路；CPLD逻辑控制电路控制USB通信电路、串口电路、存储器扩展电路、CMOS传感器电路的工作逻辑、同时在CPLD内部扩展多个寄存器，用于系统工作过程中以上各电路之间的选择与切换；DSP电路用于图像采集和信号处理；CMOS传感器电路获取图像信号，并将图像在存储器扩展电路中进行缓存；存储器扩展电路包括FLASH存储器和RAM存储器，存储DSP程序和缓存图像数据；USB通信电路用于连接DSP电路和PC机，在调试过程中使用；串口电路用于连接DSP电路和界面电路，二者通过串口电路传递同步信号、图像数据和检测结果；界面电路包括了与DSP电路之间的串口电路、与液晶屏之间的串口电路、外部触发信号和输出信号光隔电路、键盘电路，键盘用作图像大小、模板大小、检测命令、图像采集命令的设置；图像大小、模板大小、检测命令、图像采集命令和和外部触发信号在界面电路中经过编码，通过串口电路发送给DSP电路，DSP根据命令格式的内容，启动CPLD中的寄存器，使对应的电路工作，检测结果在DSP中编码，通过串口电路发送给界面电路，界面电路控制液晶屏显示检测结果。
2、 根据权利要求1所述的一体机式智能型页面检测仪，其特征在于所 述的CMOS传感器电路包括FIFO芯片U10和图像传感器芯片Ull， U10的第 15-18脚、25-28脚作为数据总线使用，第1-4脚、11-14脚作为数据线与Ull 的数据输出管脚连接，Ull的第1和第47脚作为I2C控制端；Ull在CPLD逻 辑控制电路的控制下，在数据线上输出一帧数据，将图像数据写入U10进行 缓存，写完一帧后，CPLD逻辑控制电路通知DSP电路将数据读入内存中处理。
3、 根据权利要求1所述的一体机式智能型页面检测仪，其特征在于所述的 存储器电路中包括数据存储器芯片U3和FLASH存储器芯片U4， U3和U4的逻 辑控制管脚与CPLD逻辑控制电路连接，受CPLD逻辑控制电路控制，16位数 据总线与系统的数据总线连接，通过总线交换数据，U4使用14位地址线，U3 使用13位地址线选择存储单元。
4、 根据权利要求1所述的一体机式智能型页面检测仪，其特征在于所 述的USB通信电路包括USB通信芯片U5和EEPR0M U6， U5通过16位数据端 口与系统的数据总线连接，其逻辑控制管脚与CPLD逻辑控制电路连接，在CPLD 逻辑控制电路控制下工作，U6存储U5工作时的预设参数，U6通过It总线读 取U5中的数据。
5、 根据权利要求1所述的一体机式智能型页面检测仪，其特征在于所 述的串口电路包括功率转换芯片U7、并转串芯片U8和串口通信芯片U9; U7 的2-9脚作为低8位数据总线使用，其11-18脚与U8的数据总线连接，1)8的 串行输出与U9的输入端连接，U9的串行输出与界面电路中的串口电路连接； 串口电路将DSP电路与界面电路连接在一起，进行参数和检测结果的传送。
6、 根据权利要求1所述的一体机式智能型页面检测仪，其特征在于所 述的界面电路包括MEGA系列单片机U13，地址锁存器U14、 RAM存储器U15， 表示的串口通信芯片U16、 U17; U13通过U16与液晶屏连接，进行检测结果 显示和参数设置；U13通过U17与DSP电路进行串口通信；U16将液晶屏传送 来的数据和DSP传送来的数据存储在U15中；U13的PB7、 PG3、 PG4、 PD0、 PD1、PD4-PD7控制9个LED, PF0-PF2作为输出控制端与U19表示的光藕连接； PB1-PB6用于外部键盘的扩展；第6脚作为外部触发信号输入端；界面电路通 过扩展的键盘操作液晶屏，设置参数和显示结果，使用U17串口芯片与DSP 电路交换数据，通过输入输出电路控制同步和排废。
7、 根据权利要求1所述的一体机式智能型页面检测仪，其特征在于所 述的CPLD逻辑控制电路采用MAX7000系列的CPLD，其I/0脚中的第1、 2、 5-10脚分配给系统中的低8位数据总线，扩展内部寄存器；第52-56脚连接 U2所示的DSP电路的地址线A4-AO，第57、 64脚连接U2的地址线A13和A14， CPLD使用地址线选择内部寄存器；第67-72脚、第75-80脚与U2的功能管脚 MSTRB、 IOSTRB、 DSP—RW、 IS、 DS、 PS、画I、 BIO、 INT3-INT0、 XF连接，用 于数据空间、程序空间、中断和复位的扩展；第83-85、第92脚、第96、 98、 99脚与U10表示的FIFO芯片的逻辑控制管脚连接，读写FIFO数据；第81脚、 93-97脚与Ull表示的CMOS图像传感器的逻辑控制管脚连接，控制图像传感 器正常工作；第12-17脚、第19-22脚连接U5表示的USB芯片的逻辑控制管 脚，控制USB通信；第30-31脚与U7表示的功率转换芯片的逻辑管脚连接， 第24脚、第27-29脚、第32脚与U8表示的并转串芯片的逻辑管脚连接，控 制串口通信；第33脚、第35-41脚分配给U3表示的RAM芯片，用于数据存 储器的读取；第42脚、44-49脚连接U4表示的FLASH存储器的逻辑管脚，控 制FLASH存储器数据的读取；CPLD逻辑控制电路负责协调系统各芯片的工作， 产生正常的控制逻辑。
8、根据权利要求1所述的一体机式智能型页面检测仪，其特征在于所述的DSP处理电路使用TI公司54系列的DSP，其99-104脚、113-119脚、 121-123脚用作16位数据总线，与系统中的U1、 U3、 U4、 U5、 U7、 U10的数 据线连接，通过数据总线交换数据；其5脚、7-10脚、131-134脚、136-141 脚用作15位地址线，通过地址线来选择系统中的寄存器；其43、 45、 53、 59 脚用于I2C电路扩展；其20-22脚、23-25脚、用于程序空间、数据空间和I/O 空间的扩展；其27脚、31脚与CPLD逻辑控制电路连接，用于寄存器扩展； 其63-67脚作为外部中断输入引脚；DSP处理电路通过数据总线和地址线对整 个系统进行管理，通过I2C总线配置CMOS图像传感器，在总线上读取或写入 数据，并对数据进行处理和分析。
专利摘要一体机式智能型页面检测仪，可广泛用于图形、图文和文字书帖质量在线自动检测和排废。系统包括CPLD逻辑控制电路、DSP处理器电路、CMOS传感器电路、存储器扩展电路、USB通信和串口通信电路、界面电路。CPLD作为核心逻辑控制部件，DSP作为图像采集和信号处理器。该仪器采用30万像素的CMOS图像传感器获取图像，能够获取更多书帖细节，仪器的分辨率和检测精度更高；采用图像处理技术识别错帖，不仅适用于内容差别较大的图形、图文书帖，也适合于内容差别较小的文字帖。该仪器一体机式设计使仪器具有更小的体积，现场装配方便；其智能性使现场调整参数更便捷，大幅提高了仪器的实用性和检测准确性。
文档编号G01N21/898GK201060168SQ20072016992
公开日2008年5月14日 申请日期2007年7月27日 优先权日2007年7月27日
发明者李德胜, 王跃宗 申请人:北京工业大学