显示单元的驱动器的制作方法

专利名称：显示单元的驱动器的制作方法
技术领域：
本发明涉及诸如液晶显示器、有机发光显示器、等离子体显示器 等显示单元的驱动器。特别是，本发明涉及诸如列驱动器、源驱动器 或水平驱动器等驱动器。
背景技术：
由于制造技术的发展，近来，显示单元的尺寸已经变得越来越大。 具有大尺寸的显示单元要求驱动器的输出能够驱动大容量负载的能 力。这意味着需要降低驱动器的输出阻抗。如果输出阻抗不够小，就 会产生诸如缺乏驱动能力、功耗增大或发热的问题。
另外，近来的显示单元进行多灰度显示，并且已经开发了显示单 元的多比特驱动器。另外，典型的显示单元的驱动器具有数百个驱动
输出，并且包括锁存电路，电平转换器，D/A转换器以及缓冲放大器。
图13示出了在根据现有技术的显示单元的驱动器中的驱动输出 电路的实例。
示于图13中的驱动器是具有两个输出的输出电路。显示单元的驱 动器IO包括锁存电路11，电平转换器12, D/A转换器13,输出放大 器15，输出开关16以及输出引脚17。在本实例中，假设显示单元是 液晶显示器，并且包括极性切换电路14和输出开关16。在本实例中， 在D/A转换器13和输出放大器15之间设置极性切换电路14。然而， 可以在输出放大器15和输出引脚17之间设置极性切换电路。在这种 情况下，极性切换电路也可以起输出开关的作用。以下，简要描述示于图13中的显示单元的驱动器的工作情况。锁 存电路11为每个驱动输出保持数字灰度信息，并将该数字灰度信息作为输出信号输出到电平转换器12。电平转换器12在锁存电路11和D/A 转换器13之间进行电压电平转换，其中该锁存电路11是低压电路， 该D/A转换器13是高压电路。根据其数字值，从电平转换器12输出 的数字灰度信息被D/A转换器13转换为具有模拟值的灰度信息信号。 具有模拟值的灰度信息信号在预定周期内被极性切换电路14交替地切 换，并输入到输出放大器15，其中该模拟值从D/A转换器13输出。 输出放大器15将模拟灰度信息信号放大并在输出开关16为ON状态时 将该放大的信号输出到输出引脚17。
在如上所述的多比特驱动器中，测试可能需要更长时间，并且精 度不高。为了克服这些问题，日本未审专利申请公开No.2006-227168 公开了一种技术以提供一种显示单元的驱动器，其中减少了检査时间 并提高了检查精度。
在公开于日本未审专利申请公开No.2006-227168中的现有技术 中，驱动器包括选择锁存电路的输出以从预定比特输出闩锁数据的选 择器，以及对与该预定比特相对应的电平转换器输出和灰度电压输出 进行切换的输出选择器。在正常操作中，使选择器切换以便将灰度电 压输出到驱动输出引脚。在测试操作中，使选择器切换以便根据对应 于该预定比特的电平转换器的输出来输出电压(测试输出电压)。
如上所述，具有大尺寸的显示单元要求驱动器的输出驱动大容量 负载的能力。如果驱动器的输出阻抗不够小，那么会导致诸如缺乏驱 动能力、功耗增大或发热的问题。
在如日本未审专利申请公开No.2006-227168那样的现有技术中， 提供了一种输出选择器，其中在正常操作中将灰度电压输出到驱动器 的驱动输出引脚，并且在测试操作中输出测试输出电压。这种输出选择器需要由晶体管构成，因为在集成电路中实现该输出选择器。由晶 体管构成的开关具有与其尺寸相应的阻抗。因此，如果为了保持大的 驱动能力而使用具有低阻抗的晶体管，那么构成选择器的集成电路的 尺寸增大。另一方面，如果为了避免尺寸增大而使选择器由小的晶体 管构成，那么输出阻抗增大，并且使驱动输出负载的能力缺乏。另外， 如果为了补偿驱动能力的缺乏而提高放大器的驱动能力，那么会导致 诸如功耗增大和发热的其他问题。
因此，存在一种在不直接添加选择器的情况下连接驱动输出引脚 和测试信号的需要，该选择器是使要求驱动能力的驱动输出引脚的阻 抗增大的因素之一。
作为现有技术，存在日本未审专利申请公开No.2006-053480。

发明内容
根据本发明的一个方面，提供一种显示单元的驱动器，其包括保 持灰度信息的锁存电路，根据由该锁存电路所保持的灰度信息输出模 拟信号的D/A转换器，设置在该锁存电路和该D/A转换器之间的测试 电路，该测试电路输入或输出关于该锁存电路的测试信号，在正常操 作中连接该D/A转换器的电压输出和驱动器输出端的开关，以及在测 试操作中连接该测试电路和该驱动器输出端并在正常操作中使该测试 电路和该驱动器输出端断开的测试开关。
根据本发明的显示单元的驱动器，能够在几乎或完全不改变该显 示单元的该驱动器的输出性能的情况下，从该驱动器的输出端输出内
部电路的测试结果并将测试信号输入到该驱动器的输出端。
根据本发明的显示单元的驱动器，能够在实质上不使该驱动器的 性能劣化的情况下进行测试。因此，能够以更容易的方式进行测试， 并且能够同时减少测试时间和测试成本。


结合附图，根据下面某些优选的实施例的描述，本发明的上述和 其他目的、优点和特征将更清楚，其中
图1示出了根据本发明第一实施例的显示单元的驱动器的结构的
实例；
图2示出了根据本发明第一实施例的测试电路的特定结构的实
例；
图3示出了根据本发明第一实施例的测试电路的开关的特定结构 的实例；
图4是示出根据本发明的第一实施例的测试数据和测试信号之间 的关系的表格；
图5示出了根据本发明的第一实施例的输出放大器的特定结构的
实例；
图6是根据本发明的第一实施例的测试电路的工作情况的时序
图7示出了根据本发明的第一实施例的测试电路的特定结构的另 一实例；
图8示出了根据本发明第二实施例的显示单元的驱动器的结构的
实例；
图9示出了根据本发明第二实施例的显示单元的输出放大器的结 构的实例；
图10示出了根据本发明第三实施例的显示单元的驱动器的结构 的实例；
图11示出了根据本发明第三实施例的显示单元的输出放大器的 结构的实例；
图12示出了根据本发明第四实施例的显示单元的驱动器的结构 的实例；以及
图13示出了根据相关技术的显示单元的驱动器的结构的实例。
具体实施例方式
现在此处将参考示意性的实施例描述本发明。本领域技术人员将 认识到利用本发明的教导可以完成许多可替换的实施例，并且本发明 并不限于用于示例性目的而描绘的实施例。
第一实施例
以下，参考附图将详细描绘应用了本发明的第一特定实施例。在 第一实施例中，将本发明应用于显示单元的驱动器。
图1示出了根据本发明第一实施例的显示单元的驱动器的结构的 实例。注意，示于图1中的驱动器被应用于作为显示单元的液晶显示 器。为了简化的目的，图1示出了仅具有两个输出的输出电路的实例。
驱动器100包括锁存电路101，测试电路102， D/A转换器103， 极性切换电路104，输出放大器105，输出开关106，输出引脚107， 测试开关108，测试控制器109以及测试信号线110。如上所述，第一 实施例的驱动器100具有两个输出。因此，当需要进行区分的时候， 对该结构的每个信号给定符号a或b。
锁存电路101为每个驱动输出保持数字灰度信息，并将该数字灰 度信息作为输出信号输出到测试电路102。数字灰度信息的输出信号通 过数据总线DBO至DB7被输入到测试电路102。
测试电路102测试锁存电路101的输出信号，并被连接到测试信 号线110。当测试切换信号处于低电平时，测试电路102执行正常操作， 并将来自锁存电路101的信号直接输出到D/A转换器103。当测试切 换信号处于高电平时，测试电路102执行测试操作，并将测试信号输 出到测试信号线110，其中该测试信号是锁存电路101的输出信号的测 试信息。测试电路102的测试信号由测试电路102的结构决定，并且 测试信号既可以是输入信号，也可以是输出信号。测试数据控制测试电路102的工作情况。典型地从测试装置(未示出)将该测试数据输 入到驱动器100。
锁存电路101和D/A转换器103由数据总线DB0至DB7连接。 为了简便起见，符号"DB0至DB7"既表示数据总线的名字，也表示 输出到数据总线的信号(具有0或1的值)。
图2示出了测试电路102的特定结构的实例1。为了简便起见， 图2仅示出了执行测试操作的测试电路102的一部分的结构。因此， 尽管没有具体示出，如上所述，在正常操作中，测试电路102将来自 锁存电路101的信号直接输出到D/A转换器103。
如图2所示，测试电路102包括开关SW151至SW157。开关SW151 至SW157的每一个具有两个输入端a和b以及一个输出端c。将八条 数据总线DB0至DB7连接到第一级开关SW151至SW154。例如，将 DB0连接到SW151的输入端a,并且将DBl连接到SW151的输入端b。 第一级开关SW151至SW154的输出端还连接到第二级开关SW155和 SW156的输入端。第二级开关SW155和SW156的输出端还连接到第 三级开关SW157。这些开关SW151至SW157由测试数据TBO至TB2 控制，以便连接输出端c以及输入端a或b。例如，当测试数据TBO 是0时，这意味着测试数据处于低电平，开关SW151至SW154的输 入端a和输出端c连接。另一方面，当测试数据TB0是1时，这意味 着测试数据处于高电平，输入端b和输出端c连接。这也能够应用到测 试数据TBI以及开关SW155和SW156，或测试数据TB2和开关 SW157。
如图3所示，开关SW151至SW157包括CMOS传输门TG151和 TG152以及反相器Invl51。传输门TG151和TG152并联连接，并且输 入端a和传输门TG151连接，输入端b和传输门TG152连接。传输门 TG151和152的输出都连接到输出端c。另夕卜，测试数据输入端d和反相器Invl51的输入彼此连接。传输门之一被测试数据输入端d的输入 信号和反相器Inv151的输出信号排他地选择。反相器Invl51的输入信 号是测试数据。
第一级开关SW151至SW154、第二级开关SW155和SW156以及 第三开关SW157由测试数据TB0、 TBl禾QTB2控帝iJ。注意，测试数据 TB0、 TBI和TB2的每一个是二进制信号。如图4所示，通过由测试 数据TB0至TB2构成的八个组合，测试电路102将从锁存电路101输 出的八个信号之一作为测试信号DB0至DB7之一输出。
D/A转换器103将从测试电路102输出的数字信号转换为模拟信 号以输出该模拟信号。从D/A转换器103a或103b输出的模拟输出信 号是正电压输出信号或负电压输出信号。例如，如果D/A转换器103a 输出正电压输出信号，那么D/A转换器103b就输出负电压输出信号。
极性切换电路104是开关，该开关用于在一定周期内使施加在液 晶像素电极和相对电极之间的电压的极性反转以避免由于液晶材料的 特性造成的劣化。因此，通过极性切换电路104使D/A转换器103a的 正电压输出和D/A转换器103b的负电压输出在一定周期内切换，以被 输出到下一级中的输出放大器。
输出放大器105将来自极性切换电路104的信号放大以将该放大 了的信号输出到输出开关106。注意，输出放大器105a或105b可以用 于正电压或负电压。
图5示出了输出放大器105的特定结构。如图5所示，输出放大 器105包括输入级161和输出级162。输入级161包括PMOS晶体管 M161和M162， NMOS晶体管M163至M165，以及电容元件C161。 输出级162包括PMOS晶体管M166和NMOS晶体管M167。输入级 161形成差分放大器，并且通过极性切换电路104将D/A转换器103a或103b的输出施加到图5中的输入IN+。将输出级162的输出施加到 输入IN-。尽管示于图5中的输出放大器105具有差分输入结构，但是， 输出放大器105可以用具有单相输入的放大器取代。
在测试操作中，测试开关108将测试信号线IIO连接到输出引脚 107。例如，测试开关108可以使用CMOS传输门。
输出开关106是使输出放大器105与驱动器的输出引脚107断开 的开关。当模式不是测试模式(当测试切换信号处于低电平时)和输 出控制信号处于高电平时，输出开关106被连接，而当输出控制信号 处于低电平时，输出开关106被断开。在驱动该输出时，输出控制信 号处于高电平。注意，在使数据线的极性即将反转前，面板端之间的 连接被短路以收集面板像素的电荷。此时，将输出控制信号设置为低 电平，并且将输出开关106关断。因此，输出开关106也具有在此时 间周期期间有效地收集面板的电荷的功能。
当提供有输出开关106时，在测试操作中测试控制器109迫使输 出开关106断开。在第一实施例中，当测试切换信号处于高电平时， 输出开关106也需要被断开。因此，测试控制器109由反相器INVlll 和AND电路AND111形成，其中反相器INVlll使测试切换信号反相， 输出控制信号和来自反相器INV111的信号被输入到AND电路 ANDlll。
在本发明中，为了简便起见，省略了相关技术中描述的电平转换 器。这是因为某些测试电路需要在锁存电路和测试电路之间具有电平 转换器，而另一些电路在测试电路和D/A转换器之间具有电平转换器。 这些组合并不涉及本发明的实质部分，并因此在本发明中未示出电平 转换器。
现在，将描述根据第一实施例的显示单元的驱动器的工作情况。由于在相关技术中已经进行了解释，因此省略了锁存电路、D/A转换 器、极性切换电路以及输出放大器的工作情况的描述。
现在，在测试切换信号处于低电平(正常状态)的情况下进行描
述。在正常状态下，测试切换信号处于低电平，并且因此测试电路102 将来自锁存电路101的信号直接输出到D/A转换器103。此时，测试 开关108是断开状态。在正常状态下，存在输出驱动时间周期和面板 电荷收集时间周期。在输出驱动时间周期中，输出控制信号处于高电 平，并且输出开关106处于导通状态。因此，输出放大器105和输出 引脚107连接。其余操作是与相关技术中所描述的操作相同的驱动器 操作。
在第一实施例中，假设测试信号是来自测试电路102的输出信号。 因为测试开关108被断开，所以从测试电路102输出的测试信号可以 处于输出状态，或处于高阻抗状态。另一方面，当测试信号处于输入 状态时，因为由断开测试开关造成的高阻抗状态不是优选的，因此测 试信号可以被固定到高电平或低电平。当测试切换信号处于低电平时 (正常操作)，如果测试电路不受到测试信号的影响并且测试信号并 不影响输出引脚107，那么测试开关可以处于连接状态。如果测试电路 102的测试信号具有能够经受从输出放大器输出的灰度电压的耐电压， 那么上述的连接状态可以是导通状态。此时提到的连接状态表示的是 能够传输信号的状态。在传输中电平可以被改变。此处提到的导通状 态表示的是以相对低的阻抗完成状态连接。
现在，将对测试切换信号处于高电平(测试状态)的情况进行描 述。在测试状态下，测试切换信号处于高电平，并且锁存电路101的 输出被输入到测试电路102，并且测试电路102进行测试，并将测试信 号输出到测试信号线110。此时，测试控制器109迫使输出开关106断 开，而不考虑输出控制信号的状态。此时测试开关108处于连接状态。 因此，输出引脚107并不从输出放大器105输出该输出灰度电压，而是输出测试信号。相反，能够通过输出引脚107输入来自外部装置的 测试控制信号。
图6示出了示于图2的测试电路102的特定结构的实例1的操作。 测试数据TBO、 TBI和TB2的每一个控制形成测试电路102的第一级 开关SW151至SW154、第二级开关SW155和SW156以及第三级开关 157的输入端a或b与输出端c之间的连接。我们此处假设当测试数据 是O时，这意味着测试数据是低电平，输入端a与输出端c连接，并且 当测试数据是1时，这意味着在开关SW151至157中测试数据处于高 电平，输入端b和输出端c连接。
测试数据TBO以预定时钟周期重复二进制数据0和1。以测试数 据TBO的时钟周期的两倍长的时钟周期，测试数据TBI重复二进制数 据0和1。以测试数据TBO的时钟周期的三倍长的时钟周期，测试数 据TB2重复二进制数据0和1。通过周期性地改变测试数据TBO、 TBI 和TB2，数据总线DB0至DB7的值(作为测试目标的锁存电路101的 输出数据)被顺序地从测试电路102输出到测试信号线110。
取代周期性地改变测试数据TBO至TB2，也可以通过特定比特组 合将数据总线DB0至DB7的值输出到测试信号线110。在这种情况下， 测试电路102可以指定由测试数据TBO至TB2的三个比特所选择的锁 存电路101的输出数据之一以将该数据作为测试信号110输出。例如， 当所有的测试数据TBO至TB2都为0时，输出数据总线DBO作为测试 信号。
图7示出了示于图1的测试电路102的特定结构实例2。测试电 路102的结构实例检测两组8比特数据之间的匹配或失配。该实例的 测试电路102包括X0R电路X0R161至168和NOR电路NOR 161。 如图7所示，XOR电路XOR161至168具有一个端和其他端，其中， 将输出到数据总线DB0至DB7的锁存电路101的8比特数据输入到所述一个端，而将从测试装置(未示出)输入到驱动器100的8比特测
试数据TB0至TB7输入到所述其他端。XOR电路X0R161至168的输 出被输入到NOR电路NOR 161，并从测试电路102被作为测试信号输 出到测试信号线110。当从锁存电路101输出的8比特数据(测量值) 和测试数据的8比特数据(期望值)完全匹配时，测试电路102输出 "真"值，否则输出"假"值。在第二实例中，由于8比特数据并行 比较，因此能够减少测试时间。
数据总线DB0至DB7和测试电路102之间的连接被示于图2和7 中的测试电路102内的测试切换信号控制。尽管在图2和7中并没有 特别示出控制器，但是，可以通过在数据总线DB0至DB7和测试电路 102的输入部之间设置另一开关来实现该连接。当测试切换信号处于高 电平时，该开关关闭，而当测试切换信号处于低电平时，该开关打开。
在根据第一实施例的驱动器100中，甚至当将测试电路添加到驱 动器时，输出放大器和输出引脚之间的开关也不影响驱动器的驱动能 力。因此，不会由于输出阻抗的增大而导致驱动能力缺乏的问题。另 外，由于不需要提高输出放大器的驱动能力以补偿驱动能力的缺乏， 因此不会造成增大的功耗或发热的问题。
第二实施例
以下，参考图8将描述根据本发明第二实施例的显示单元的驱动 器。图8示出了根据第二实施例的显示单元的驱动器的结构的实例。 被给予与图1中相同的符号的结构是与图1的结构相同或近似的结构。 第一实施例和第二实施例之间的差异在于在第二实施例中输出放大器 具有输出使能功能，并且在输出放大器120和测试控制器124的结构 上存在差异。
当输出放大器120具有输出使能功能时，在测试操作中测试控制 器124使输出放大器120的输出为高阻抗状态。换句话说，在测试操'作中使放大器120的输出级为去激活状态。测试控制器124由反相器 INV121形成，当测试开关处于高电平(测试操作)时反相器INV121 使测试切换信号反相以使放大器120的输出为高阻抗状态。
现在，描述放大器120。图9示出了具有输出使能功能的放大器 的实例。如图9所示，放大器120包括输出级121，测试切换电路122 和输出级123。
来自D/A转换器103的信号被输入到输入级121。注意，输入级 121的特定结构与示于图5的放大器输入级161的结构相同。
测试切换电路122包括开关SW121和SW122。根据测试切换信号， SW121对从输入级121输出的信号和VDD电压进行切换，SW122对 从输入级121输出的信号和接地电压进行切换。当测试切换信号处于 低电平时，开关SW121被连接到输入级121的输出侧，而当测试切换 信号处于高电平时，开关SW121被连接到VDD侧。类似的，当测试 切换信号处于低电平时，开关SW122被连接到输入级121的输出侧， 而当测试切换信号处于高电平时，开关SW122被连接到地。
输出级123包括在VDD和地之间串联连接的PMOS晶体管M121 和NMOS晶体管M122。来自开关SW121的输出被输入到PMOS晶体 管M121的栅极。类似的，来自开关SW122的输出被输入到NMOS晶 体管M122的栅极。在PMOS晶体管M121和NMOS晶体管M122之 间设置放大器120的输出端。
以下，将描述根据第二实施例的显示单元的驱动器的工作情况。 除了放大器120和测试控制器124之外，省略其他结构的描述，因为 这些结构与在第一实施例中的那些结构相同。也省略了对测试电路102 的特定结构和工作情况的描述。在测试操作中，测试切换信号处于高电平，并且从测试控制器124
输出的信号处于低电平。因此，测试切换电路122的开关SW121被连 接到VDD侦U，并且开关SW122被连接到接地侧。因此，高电平信号 被输入到输出级123的PMOS晶体管M121的栅极，并且PMOS晶体 管M121被关断。另一方面，低电平信号被输入到NMOS晶体管M122 的栅极，并且NMOS晶体管M122也被关断。因此，输出级123的两 晶体管处于断开状态，并且放大器输出端处于高阻抗状态。换句话说， 在测试操作中输出级123处于去激活状态。此时，测试开关108处于 连接状态，并且测试信号被连接到输出引脚107。因此，输出引脚107 能够被用于测试信号的引脚。
另一方面，在正常操作中，测试切换信号处于低电平，并且从测 试控制器124输出的信号处于高电平。因此，测试切换电路122的开 关SW121和SW122被连接到输入级121的输出侧。因此，输入级121 的输出信号被输入到输出级123，并且输出级123起反相放大器的作用。 从D/A转换器103输入到输出放大器120的信号被输出到具有预定驱 动能力的放大器输出端。其余的操作与第一实施例的正常操作相同。
在根据第二实施例的驱动器100中，与在第一实施例中一样，甚 至当将测试电路添加到驱动器时，输出放大器和输出引脚之间的开关 也不影响驱动器的驱动能力。因此，不会由于输出阻抗的增大而导致 驱动能力缺乏的问题。另外，由于不需要提高输出放大器的驱动能力 以补偿驱动能力的缺乏，因此不会造成增大的功耗或发热的问题。
第三实施例
参考图10，将描述根据本发明第三实施例的显示单元的驱动器。 图IO示出了根据第三实施例的显示单元的驱动器的结构的实例。被给 予与图1和8相同的符号的结构表示与图1和8中的那些结构相同或 近似的结构。测试电路102的特定结构和工作情况的描述也相同。第 二实施例和第三实施例之间的差异在于，在第三实施例中，输出放大器的输出级的电路被构造为测试信号的输出缓冲器。在输出放大器130 和测试控制器134的结构方面存在差异。然而，仅当测试电路102的 测试信号是输出信号时，第三实施例才是有效的。
当测试切换信号处于高电平(测试操作)时，测试控制器134将 测试信号线110连接到输出放大器130的输出级。因此，测试控制器 134由使测试切换信号反相的反相器INV 131形成。
图11示出了根据第三实施例的放大器130的实例。在图11中， 放大器130包括输入级131、测试切换电路132和输出级133。输入级 131和输出级133具有与示于第二实施例的输入级121和输出级123相 同的结构，并因此省略其描述。
测试切换电路132包括开关SW131和SW132。根据通过反相器 INV 131使测试切换信号反相所获得的信号，开关SW131和SW132切 换测试信号和从输入级131输出的信号。当测试切换信号处于低电平
(正常操作)时，开关SW131被连接到输入级131的输出侧。当测试 切换信号处于高电平(测试操作)时，开关SW131被连接到测试信号 线110侧。类似的，当测试切换信号处于低电平(正常操作)时，开 关SW132被连接到输入级131的输出侧。当测试切换信号处于高电平
(测试操作)时，开关SW132被连接到测试信号线IIO侧。
接下来，将描述第三实施例的显示单元的驱动器的工作情况。然 而，除了形成放大器130的测试切换电路132之外的结构与第二实施 例中的相同。因此，省略重复的描述。在正常操作中的工作情况也与 第二实施例的相同，并因此省略了重复描述。
在测试操作中，测试切换信号处于高电平，并且从测试控制器134 输出的信号处于低电平。因此，测试切换电路132的开关SW131被连 接到测试信号线110侧。类似的，开关SW132也被连接到测试信号线110侧。因此，输出级133起输出测试信号的逻辑输出缓冲器的作用， 并且该信号被输出到具有预定驱动能力的放大器输出端。
因此，在根据本发明第三实施例的驱动器中，能够在测试操作中
将测试信号与输出引脚107连接。在正常操作中，输出放大器130和 输出引脚107之间的关系等效于没有测试电路102的结构。因此，不 存在输出阻抗增大的问题。另外，通过由输出放大器130的输出级133 构成的强逻辑输出缓冲器输出测试信号。因此，由于不存在如在第一 和第二实施例中的驱动器那样的具有阻抗的测试开关，因此能够在测 试操作中输出高速测试信号。由此，能够减少测试时间。
第四实施例
现在，参考图12，将描述根据本发明第四实施例的显示单元的驱 动器。图12示出了根据第四实施例的显示单元的驱动器的结构的实例。 被给予与图1相同的符号的结构表示与图1中的那些结构相同或近似 的结构。测试电路102的特定结构和工作情况的描述也相同。第一实 施例和第四实施例之间的差异在于，当在D/A转换器103和输出放大 器105之间设置切换电路(在本实例中为极性切换电路104)时，在测 试操作中开关被迫断开。因此，测试控制器141和测试开关142的结 构与在第一实施例中的那些结构不同。然而，仅当测试电路的测试信
号是输出信号时，第四实施例才有效。
当测试切换信号处于高电平(测试操作)时，测试控制器141将 极性切换电路关断(极性切换电路的控制信号处于低电平)。因此， 测试控制器141包括反相器INV 141、反相器INV 142、 AND电路AND 141以及AND电路AND 142。反相器INV 141使测试切换信号反相， 并且反相器INV 142使极性切换信号反相。AND电路AND 141将反相 器INV 142的输出信号和极性切换信号作为输入信号输出到极性切换 电路，并且AND电路AND 142将反相器INV 141的输出信号和反相 器INV 142的输出信号作为输入信号输出到极性切换电路。当测试切换信号处于高电平(测试操作)时，测试开关142将测
试信号线110连接到输出放大器105的输入。
现在，将描述根据第四实施例的显示单元的驱动器的工作情况。
当测试切换信号处于低电平(正常操作)时，由反相器INV 141反相 的高电平信号被输入到AND电路AND 141和AND 142。因此，极性 切换信号和通过使极性切换信号反相所获得的信号被从测试控制器 141直接输出，并且工作情况与相关技术中的工作情况相同。类似的， 测试开关142被关断，并且测试信号线110和输出放大器105的输入 彼此断开。
另一方面，在测试控制器141中，当测试切换信号处于高电平(测 试操作)时，由反相器INV 141反相的低电平信号被输入到AND电路 AND 141和AND 142。因此，AND电路AND 141和AND 142都输出 低电平信号，并且所有极性反转开关104都处于断开状态。同时，测 试开关142处于ON状态，因此测试信号线110与输出放大器105的输 入端连接。因此，测试信号通过输出放大器105被输出到具有预定驱 动能力的输出引脚107。
因此，由于在正常操作中输出放大器105和输出引脚107之间的 关系等效于不存在测试电路的结构，因此不会造成输出阻抗增大的问 题。另外，测试信号也通过输出放大器输出。因此，在测试信号和输 出引脚之间不存在如第一实施例和第二实施例中的驱动器那样具有阻 抗的测试开关。因此，能够在测试操作中输出高速测试信号，这能够 减少测试时间。
显然本发明并不限于上面的实施例，而是在不脱离本发明的精神 和范围的情况下可以进行修改和改变。例如，该驱动器可以被应用到 有机发光显示器，等离子体显示器，SED等。
权利要求
1.一种显示单元的驱动器，该驱动器包括锁存电路，该锁存电路保持灰度信息；D/A转换器，该D/A转换器根据由所述锁存电路保持的所述灰度信息输出模拟信号；测试电路，该测试电路设置在所述锁存电路和所述D/A转换器之间，所述测试电路输入或输出关于所述锁存电路的测试信号；开关，该开关在正常操作中连接所述D/A转换器的电压输出和驱动器输出端；以及测试开关，该测试开关在测试操作中连接所述测试电路和所述驱动器输出端，并且在正常操作中断开连接所述测试电路和所述驱动器输出端。
2. 根据权利要求l所述的显示单元的驱动器，进一步包括放大所 述模拟信号的放大器，其中，在测试操作中所述放大器的输出级响应于测试切换信号变 为去激励状态。
3. 根据权利要求l所述的显示单元的驱动器，进一步包括放大所 述模拟信号的放大器，其中，在测试操作中所述测试开关将所述测试信号施加到所述放 大器的输出级。
4. 根据权利要求l所述的显示单元的驱动器，其中，所述开关对 所述D/A转换器的电压输出的极性进行切换，以将信号输出到所述驱 动器输出端。
5. 根据权利要求所述l的显示单元的驱动器，其中，根据输出控 制信号控制所述开关的导通状态。
6. 根据权利要求l所述的显示单元的驱动器，其中，根据所述测 试切换信号控制所述测试开关的导通状态。
7. —种显示单元的驱动器，该驱动器包括 锁存电路，该锁存电路保持灰度信息；D/A转换器，该D/A转换器根据由所述锁存电路保持的所述灰度 信息输出模拟信号；测试电路，该测试电路设置在所述锁存电路和所述D/A转换器之 间，所述测试电路输入或输出关于所述锁存电路的测试信号；开关，该开关在正常操作中连接所述D/A转换器的正电压输出和 第一驱动器输出端，并连接负电压输出和第二驱动器输出端；以及测试开关，该测试开关在测试操作中连接所述测试电路以及所述 第一驱动器输出端和所述第二驱动器输出端，并且在正常操作中断开 连接所述测试电路以及所述第一驱动器输出端和所述第二驱动器输出 端。
8. 根据权利要求7所述的显示单元的驱动器，进一步包括放大所 述模拟信号的放大器，其中，所述开关在测试操作中将输出级设置为去激活状态。
9. 根据权利要求7所述的显示单元的驱动器，进一步包括放大所 述模拟信号的放大器，其中，在测试操作中所述测试开关将所述测试信号施加到所述放 大器的输出级。
10. 根据权利要求7所述的显示单元的驱动器，其中，所述开关 是将所述D/A转换器的正电压输出输出到第一驱动器输出端，并将所 述D/A转换器的负电压输出输出到第二驱动器输出端的切换电路。
11. 一种显示单元的驱动器，该驱动器包括 锁存电路，该锁存电路保持灰度信息；D/A转换器，该D/A转换器根据由所述锁存电路保持的所述灰度信息输出模拟信号；总线线路，该总线线路连接所述锁存电路和所述D/A转换器； 测试电路，该测试电路连接到所述总线线路并输出测试信号； 放大器，该放大器放大所述模拟信号并输出所放大的模拟信号； 测试切换信号线，该测试切换信号线控制所述测试电路和所述总线线路之间的连接；以及测试开关，该测试开关响应于所述测试切换信号控制给所述放大器供应所述测试信号。
12. 根据权利要求ll所述的显示单元的驱动器，其中，所述测试 电路进一步连接到测试数据线路，并根据所述总线线路的数据和所述 测试数据线路的数据输出测试信号。
13. 根据权利要求ll所述的显示单元的驱动器，其中，所述测试 电路进一步连接到测试数据线路，并将所述总线线路的所述数据与所 述测试数据线路的所述数据的比较结果作为测试信号输出。
14. 根据权利要求ll所述的显示单元的驱动器，其中，所述测试 开关设置在所述测试电路和所述放大器的输出级之间。
15. 根据权利要求ll所述的显示单元的驱动器，其中，所述测试 开关设置在所述测试电路和所述放大器的输入级之间。
全文摘要
根据本发明的一个方面，提供一种显示单元的驱动器，其包括保持灰度信息的锁存电路，根据该锁存电路保持的灰度信息输出模拟信号的D/A转换器，设置在该锁存电路和该D/A转换器之间的测试电路，该测试电路输入或输出关于该锁存电路的测试信号，在正常操作中将该D/A转换器的电压输出与驱动器输出端连接的开关，以及在测试操作中将该测试电路与该驱动器输出端连接并且在正常操作中将该测试电路与该驱动器输出端断开的测试开关。
文档编号G01R31/28GK101290740SQ20081008709
公开日2008年10月22日 申请日期2008年4月11日 优先权日2007年4月11日
发明者堀良彦 申请人:恩益禧电子股份有限公司