专利名称：流水线测试设备及方法
技术领域：
本发明公开涉及用于测试半导体的方法和设备，尤其涉及用于通 过利用流水线方法来测试半导体的方法和设备。
背景技术：
随着半导体器件的增加的集成和生产，增加了对于可以大量测试 半导体器件的测试设备的需求。
然而，在测试设备中可以使用的通道数量有限。通道数量对应于 半导体器件的信号数量。 一次可以测试的芯片数量受到可用通道数量 的限制。每个通道可以执行 多种类型的测试，例如功能测试、可测试 性(DFT)测试、开路/短路(0/S)测试、漏电流测试、模拟测试等。 如图1所示，通过使用与半导体被测器件130 (下文中表示为被测器件 (DUT))耦合的单插座，在测试板110上执行所有测试。
然而，由于具有这么多不同测试功能的测试设备的高成本导致测 试成本增加。由此，需要用于测试DUT且减少测试成本的方法和系统。
发明内容
本发明的例示实施例包括流水线测试设备。该流水线设备包括测 试板。测试板包括安装在测试板上的多个插座级。每个插座被配置为连接到被测器件(DUT)。每个级的插座被连接到多个不同测试装置
中的一个。每个测试装置被配置为对于相应级的所有DUT执行唯一的测试。
每个级的插座可以被形成为测试板上的列。这些列可以彼此分开 基本相等距离地布置。每个列的插座可以彼此分开相等距离地布置。
每个测试装置可以被配置为执行以下测试之一0/S(开路/短路)测试、
DFT (可测试性设计)测试、DC (直流)测试以及模拟测试。
本发明的例示实施例包括流水线测试设备。该流水线测试设备包 括测试板和探针卡。探针卡安装在测试板上。探针卡被配置为根据多 种测试项目的每一个来测试晶片上的芯片。探针卡具有多个用于接触 芯片的电极焊盘的探针尖端。
探针卡可以连接到测试装置，该测试装置被配置为对芯片执行o/s
测试、DFT领B式、DC测试以及模拟测试的每一个。探针卡可以被划分 为多个部分，其中，每个部分还包括与测试装置执行的测试的数量相 对应的许多子部分。测试装置可以配置为通过不同的子部分中的一个 来对芯片执行每一个测试。每个子部分可以具有矩形形状。探针尖端 可以通过使用垂直探测方法来接触电极焊盘。
本发明的例示实施例包括流水线测试方法。该方法包括将DUT 安装在测试板上的多个插座中，将该多个插座划分为用于多种测试项 目的每一个的多种测试组，以及根据对应测试项目的每一个来测试多 种测试组中的DUT，并且将多种测试组中的DUT移动到多种测试组中 的接下来的多个插座。
多种测试组可以连接到测试装置，该测试装置对DUT执行0/S测 试、DFT测试、DC测试和模拟测试的每一个。测试装置可以在每个测 试组上执行不同的测试中的一个。本发明的例示实施例包括流水线测试方法。该方法包括通过利 用探针卡来测试晶片上的多个芯片，该探针卡具有用于接触晶片上的 多个芯片的电极焊盘的探针尖端，其中，多个芯片的每一个根据不同 测试项目来测试；以及通过越过晶片上的每个芯片来移动探针卡，来 测试多个芯片。
探针卡可以连接到测试装置，该测试装置配置为对于多个芯片执
行0/S测试、DFT测试、DC测试和模拟测试的每一个。探针卡可以被
划分为多个部分，其中，每个部分还包括与由测试装置执行的测试的 数量相对应的许多子部分。测试装置可以配置为通过不同子部分中的 一个来对于芯片执行每一个测试。每个子部分可以具有矩形形状。探 针尖端可以通过垂直探测方法来接触电极焊盘。
通过参考附图详细描述例示实施例，本发明将变得更加明显，在
附图中
图1是示出通过使用与被测半导体器件(DUT)耦合的单插座在 测试板上执行多种测试的传统方法的图示；
图2A和2B是示出根据本发明例示实施例的流水线测试方法的图
示；
图3是示出根据本发明例示实施例的可以应用图2B的流水线测试 方法的多参数测试方法的图示；
图4是示出根据本发明例示实施例的可以应用图2B的流水线测试 方法的晶片测试方法的图示；
图5是示出根据本发明例示实施例的可以安装在测试板上并用于 执行测试的探针卡的图示；以及
图6A和6B是示出根据本发明例示实施例的晶片测试方法的图示。
具体实施例方式
在下文中，将通过参考附图详细解释本发明的例示实施例来描述 本发明。附图中的相同附图标记表示相同元件。
图2A和2B是示出根据本发明例示实施例的流水线测试方法的图 示。参考图2A，多个插座221、 222和223被安装在测试板210上。 每个插座221、 222和223可以执行不同类型的测试，诸如开路/短路 (0/S)测试、可测试性设计(DFT)测试或模拟测试。插座221、 222 和223可以成行或成列地布置在测试板210上。插座221、 222和223 可以彼此等距地分开。当被测器件(DUT)被安装在插座221、 222和 223的每一个中时，仅仅执行对应的测试项目。
参考图2B，流水线测试方法同时地根据不同的测试项目来测试许 多不同的DUT。 DUT的数量的范围可以达到可用插座221、 222和223 的数量。当完成一个测试时，将所有DUT—起移动到下一个插座。例 如，在一个实施例中，插座成行并且当完成对应插座的一个测试时， 各DUT—起从其当前插座分离。然后，各DUT—起在一个插座上方 移动并且各DUT—起耦合到下一个插座。可以重复该过程直到对于每 个DUT己经执行了每个测试为止。每个测试可能需要变化的时间量来 完成。在一个实施例中，每个测试需要相等的时间量T1来完成。然后， 可以在DUT移动时间Tl时移动DUT。然而，每个测试可能需要不同 的时间量来完成。当这发生时，DUT移动时间可以被设置为最长测试 的时间T2 。优化测试时间可以减少DUT移动时间。
图3是示出根据本发明例示实施例的可以应用图2B的流水线测试 方法的多参数测试方法的图示。参考图3，在测试板310上布置多种测 试级320、 330、 340和350。测试级320、 330、 340和350的每一个可 以连接到低成本测试设备，其执行诸如0/S测试、DFT测试、直流(DC) 测试、模拟测试等的测试。仅仅提供单个测试的测试设备可以被认为 是低成本设备，因为提供多种测试的传统测试设备由于其复杂性具有较高的成本。
插座221、 222和223被布置在多个测试级320、 330、 340和350 的每一个上。DUT 231、 232和233与插座221、 222和223的每一个 耦合。多参数测试方法根据一级的对应测试项目，测试在测试级320、 330、 340和350的每一个中的DUT231、 232和233，然后将DUT231、 232和233移动到下一级。例如，在一个实施例中， 一级的全部插座处 于测试板310上的不同列中，并且当完成一列中插座的各测试之一时， 每列的DUT —起从当前插座分离。然后，每列DUT —起移动一级， 并且各DUT—起耦合于下一级的插座。每个级的插座可以在测试板310 上基本等距地分开。这些级可以彼此基本上等距地分开。
在一个实施例中，每个级的测试需要相等的时间量T3来完成。然 后，可以在DUT移动时间T3时移动DUT的每个列。然而，每个级的 测试可能需要不同的时间量来完成。当这发生时，DUT移动时间可以 被设置为最长的级测试的时间T4。多参数测试方法相较于图1所示通 过使用单插座120执行多种测试的传统方法可以改进总测试时间，从 而减少测试成本。
图4是根据本发明例示实施例的可以应用图2B的流水线测试方法 的晶片测试方法的图示。参考图4，在晶片400上形成的芯片顺序地以 A、 B、 C禾n D测试项目的次序来测试。A、 B、 C和D测试项目可以 是例如功能测试、DFT测试、0/S测试、漏电流测试、模拟测试等。在 探针卡的探针尖端接触芯片内的电极焊盘之后，执行测试项目。用于 执行A、 B、 C和D测试的探针卡可以具有与芯片内的电极焊盘的数量 相同的数量的探针尖端。探针尖端可以均匀地布置。探针尖端可以制 造为通过使用垂直探测方法来接触电极焊盘。用于执行A、 B、 C和D 测试的探针卡可以与测试板耦合，如图5所示。探针卡可以被划分为 多个部分。然后，每个部分进一步被再分为与由测试装置执行的测试 的数量相对应的多个不同子部分。测试装置可以配置为通过不同的子部分之一来对于芯片执行一个测试。子部分可以具有矩形形状。
图6A和6B示出根据本发明例示实施例的晶片测试方法，其不同
于图4所示的晶片测试方法。图6A所示的多个电极3、 4、 5和6将半 导体集成电路器件(例如芯片)1内的整个电路块2划分为多个电路块 A、 B、 C禾卩D，并且测试对应电路块A、 B、 C和D的每一个。图6B 示出探针卡7，该探针卡7包括探针尖端8和9，用于接触电路块A 和B;以及探针尖端10和11，用于接触电路块C和D。芯片l的电路 块A和B，以及芯片1的电路块C和D，可以被分开地而同时地测试。 例如，可以在每个块A、 B、 C和D上分开地执行诸如DC测试的测试。 然而，功能测试、DFT观B式、0/S测试、漏电流测试以及模拟测试更适 于芯片1的整个电路块2。
根据本发明至少一个实施例的晶片测试方法，通过使用根据多个 测试项目的每一个的流水线架构来测试芯片1的整个电路块2，从而使 得能够减少每个芯片需要的测试时间。
虽然本发明已经具体地示出并参考其例示实施例描述，本领域技 术人员将知道，可以在本发明中做出形式和细节的多种变化而不偏离 本发明的精神和范围。
权利要求
1. 一种流水线测试设备，包括测试板，包括安装在所述测试板上的多个级的插座，其中每个插座被配置为连接到被测器件(DUT)，每个级的插座被连接到多个不同的测试装置中的一个，以及每个测试装置被配置为对于相应级的所有DUT执行唯一的测试。
2. 根据权利要求1所述的流水线测试设备，其中，所述每个级的 插座在所述测试板上形成为列。
3. 根据权利要求2所述的流水线测试设备，其中，所述列被布置 为以基本上相等的距离彼此分开。
4. 根据权利要求3所述的流水线测试设备，其中，每个列的插座 被布置为以基本上相等的距离彼此分开。
5. 根据权利要求l所述的流水线测试设备，其中，每个测试装置 被配置为执行0/S (开路/短路)测试、DFT (可测试性设计)测试、 DC (直流)测试和模拟测试中的一种。
6. —种流水线测试设备，包括 测试板；以及安装在所述测试板上的探针卡，其中，所述探针卡被配置为根据 多个测试项目的每一个来测试晶片上的芯片，所述探针卡具有多个用 于接触所述芯片的电极焊盘的探针尖端。
7. 根据权利要求6所述的流水线测试设备，其中，所述探针卡被 连接到测试装置，所述测试装置配置为对于所述芯片执行0/S测试、 DFT测试、DC测试和模拟测试的每一个。
8. 根据权利要求7所述的流水线测试设备，其中，所述探针卡被 划分为多个部分，其中，每个部分进一步包括与由所述测试装置执行 的测试的数量相对应的许多子部分。
9. 根据权利要求8所述的流水线测试设备，其中，所述测试装置被配置为通过不同的所述子部分之一来对所述芯片执行每一个测试。
10. 根据权利要求8所述的流水线测试设备，其中，每个子部分具有矩形形状。
11. 根据权利要求6所述的流水线测试设备，其中，所述探针尖 端通过使用垂直探测方法来接触所述电极焊盘。
12. —种流水线测试方法，包括 在测试板上的多个插座中安装DUT;针对多个测试项目的每一个将所述多个插座划分为多个测试组，并且根据每个相应测试项目来测试所述多个测试组中的所述DUT;以及将在所述多个测试组中的所述DUT移动到所述多个测试组中的 接下来的多个插座。
13. 根据权利要求12所述的流水线测试方法，其中，所述多个测 试组被连接到用于对所述DUT执行0/S测试、DFT测试、DC测试和模拟测试的每一个的测试装置。
14. 根据权利要求13所述的流水线测试方法，其中，所述测试装 置在每个测试组上执行不同的所述测试中的一个。
15. —种流水线测试方法，包括通过利用探针卡测试晶片上的多个芯片，所述探针卡具有接触所 述晶片上的所述多个芯片的电极焊盘的探针尖端，其中，根据不同的 测试项目来测试所述多个芯片的每一个；以及通过越过所述晶片上的每个芯片移动所述探针卡，来测试所述多 个芯片。
16. 根据权利要求15所述的流水线测试方法，其中，所述探针卡被连接到测试装置，所述测试装置被配置为对于所述多个芯片执行0/S 测试、DFT测试、DC测试和模拟测试的每一个。
17. 根据权利要求16所述的流水线测试设备，其中，所述探针卡 被划分为多个部分，其中，每个部分还包括与由所述测试装置执行的 测试的数量相对应的许多子部分。
18. 根据权利要求17所述的流水线测试设备，其中，所述测试装 置配置为通过不同的所述子部分之一来对于所述芯片执行所述测试的 每一个。
19. 根据权利要求18所述的流水线测试方法，其中，每个子部分 具有矩形形状。
20. 根据权利要求15所述的流水线测试方法，其中，所述探针尖 端通过垂直探测方法来接触所述电极焊盘。
全文摘要
提供一种流水线测试设备。该流水线测试设备包括测试板。在测试板上安装多个级的插座。每个插座配置为连接到被测器件(DUT)。每个级的插座被连接到多个不同的测试装置中的一个。每个测试装置配置为对于相应级的所有DUT执行唯一的测试。
文档编号G01R31/3183GK101303391SQ20081009675
公开日2008年11月12日 申请日期2008年5月9日 优先权日2007年5月9日
发明者郑镇国 申请人:三星电子株式会社