专利名称：高频地波雷达组网的时钟同步控制方法及其装置的制作方法
技术领域：
本发明属于涉及高频地波雷达监测技术领域，特别是涉及一种在高频地波雷达海
洋环境监测设备中，多部高频地波雷达组网所需要的雷达间的时钟同步方法及装置。
背景技术：
高频地波雷达是近三十年来逐步发展起来的用于探测海洋表明动力学参数的一 种新工具。它利用垂直极化高频电磁波在导电海洋表面传播时衰减较小的特性，借助垂直 极化电磁波沿海面绕射，实现超视距探测、跟踪海平面和视线以下的物体。高频地波雷达既 能适用于对海上低速移动目标、航空母舰上起降的飞机和低空飞行目标的超视距探测，也 可以用来探测海洋表面的流场、风场、浪高等多种海洋动力学参数。与传统及现代的其它探 测仪器相比，岸基高频地波雷达有一次探测面积大、实时性好、不受恶劣气候及海况的影响 等独特的优越性。其探测距离视雷达对回波信号的检测能力而定，最远可达400km。
目前国内外研制的高频地波雷达海洋检测设备大多数是单个设备工作，没有形成 组网的模式。为了提高测量精度和测量范围，增加对海洋某些参数(如海洋矢量表面流) 的测量，使用多部雷达组成雷达网络同时监测成为了必然趋势。各站的时间同步是组网监 测的基础，否则会影响监测结果，所以高精度的时间同步系统是实现高频地波雷达组网尚 待解决的关键技术。 目前，雷达组网通常采用的全球定位系统(GPS)进行同步。GPS作为导航、授时和 定位系统，具有授时精度较高、民用免费和接收机成本低等特点，其在分布式系统中的应用 也越来越广泛。然而，对于高频地波雷达组网系统的应用，GPS有着严重的不足。首先，GPS 时钟在卫星失锁或卫星时钟实验跳变的条件下，误差达几十毫秒甚至上百毫秒。其次，GPS 信号是由无线电波传送的，不可避免地会受到各种干扰，甚至可能中断。再次，雷达组网中 各部雷达是由GPS卫星分别发送的时间信号，该信号可能在由卫星传输至日标雷达的过程 中传输延时不同，从而造成较大的同步误差。此外，从安全性考虑，借助于GPS的同步系统 非常脆弱， 一旦GPS卫星由于某些因素停止工作或暂停发送信息，整个监测系统将处于瘫 痪状态。
发明内容
本发明目的在于针对现有技术的不足，实现高精度的高频地波雷达组网的时钟同 步控制方法。 本发明的技术方案为为高频地波雷达组网内的每台雷达探测设备分别配置同步 控制部件，网内任两台雷达探测设备之间的时钟同步通过同步控制部件实现，具体实现方 式包括以下步骤， 步骤一，从两台雷达探测设备中选择一台作为时钟基准的主设备，另一台作为需 要调整时钟与主设备同步的从设备了； 步骤二，进行主设备到从设备的偏移测量，进行主设备和从设备之间的延迟测量，
所述进行主设备到从设备的偏移测量过程为，从主设备的同步控制部件发送一个 同步请求数据包到从设备的同步控制部件，从设备的同步控制部件收到同步请求数据包后 记录收到时的从设备接收本地时间t2 ;主设备的同步控制部件在同步请求数据包发出后发 出一个跟随数据包，所述跟随数据包中包含了一个记载了同步请求数据包的主设备真实发 出时间^的时间戳； 所述进行主设备和从设备之间的延迟测量过程为，即从设备的同步控制部件不定
时的向主设备的同步控制部件发送延时测量请求数据包，然后监测记录下发送出去时的从
设备发送本地时间t3 ;主设备的同步控制部件收到延时测量请求数据包后，发送延迟响应
数据包给从设备的同步控制部件，所述延迟响应数据包中包含了一个记载了主设备的同步
控制部件接收到延时测量请求数据包时的主设备接收本地时间t4的时间戳； 步骤三，从设备的同步控制部件根据步骤二所得偏移测量结果和步骤三所得延迟
测量结果求取主设备和从设备的时钟偏差，时间偏差A-^"、)-('「"]，对从设备的工
作时钟按时钟偏差进行修正。 而且，所述同步控制部件包括中央处理器和网络处理器，中央处理器实现PTP协 议算法控制单元和时钟调整算法单元，网络处理器实现物理层单元、IEEE1588数据包检测 与提取单元、IEEE1588控制单元和同步时钟控制单元；物理层单元接收到的数据包传送到 IEEE1588数据包检测与提取单元，IEEE1588数据包检测与提取单元判断物理层单元接收 到的数据包是否为IEEE1588数据包，所述IEEE1588数据包包括同步请求数据包、跟随数据 包、延时测量请求数据包和延迟响应数据包， 当判断结果为是时，提取数据包中的时间戳传送到IEEE1588控制单元；IEEE1588
控制单元将所得时间戳通过MDIO接口 ，传输给应用层的PTP协议算法控制单元，进行协议
算法处理；得到时间偏差以后，由时钟调整算法单元通过IEEE1588控制单元，支配同步时
钟控制单元进行本地时钟的修正，最后将同步以后的时钟输出； 当判断结果为否时，直接将数据包通过MII/RMI1接口交给数据链路层。 本发明还提供了用于实现时钟同步控制方法的同步控制部件装置方案，包括中央
处理器芯片、网络处理器芯片、用于网内雷达探测设备互连的网络接口电路、用于与雷达探
测设备的功能电路连接的调整接口 ；中央处理器芯片与网络处理器芯片通过总线连接，网络处理器芯片的数据接口连接网络接口电路；网络处理器芯片输出调整后的时钟到调整接□。 而且，在中央处理器芯片的外围扩展设置MAX232程序下载接口电路、程序存储电 路、数据寄存器及USB扩展接口电路。 而且，设置看门狗复位电路，看门狗复位电路的复位电路的输出口分别连接到中
央处理器芯片和网络处理器芯片的复位输入口。 而且，所述看门狗复位电路采用IMP706CSA芯片。 而且，网络处理器芯片外接作为网络处理器芯片工作时钟的晶体振荡器。
而且，所述中央处理器芯片采用AT91RM9200E芯片。 而且，所述网络处理器芯片采用美国国家半导体公司生产的DP83640芯片。
本发明适用于高频地波雷达组网的时钟同步，相对原雷达系统独立性高，便于整个系统研发人员的分工合作。
本发明的优点还在于 1、具有很高的同步精度，在物理层实现时间戳的加盖和提取，大大提高了同步精度。 2、安全性强、稳定性高，不借助于其它系统，可以直接依靠RJ45网线(或光纤)连 接入局域网，或建立无线局域网进行同步。 3、同步控制部件利用ARM最小系统实现，结构简单、体积小、价格低，便于工业化发展。 4、具有看门狗复位电路，可靠性高，有利于系统的稳定性。 5、具有很强的功能独立性，同步控制部件能方便地直接接入雷达系统或者其它功 能系统的电路，便于使用。 6、增设USB 口，有利于数据的传输与共享。
图1本发明实施例的偏移测量和延迟测量示意图；
图2为本发明实施例的同步控制部件工作原理图；
图3为本发明实施例的电路结构框图；
图4为本发明实施例的同步控制部件电路示意图；
图5为本发明实施例的网络处理器电路图。
具体实施例方式
参见附图l，本发明提供的高频地波雷达组网的时钟同步控制方法如下为高频 地波雷达组网内的每台雷达探测设备分别配置同步控制部件，网内任两台雷达探测设备之 间的时钟同步通过同步控制部件实现，具体实现方式包括以下步骤， 步骤一，从两台雷达探测设备中选择一台作为时钟基准的主设备，另一台作为需 要调整时钟与主设备同步的从设备了； 步骤二，进行主设备到从设备的偏移测量，进行主设备和从设备之间的延迟测量， 目的是考察主设备的主时钟(Master Clock)和从设备的从时钟(Slave Clock)之间的关 系， 所述进行主设备到从设备的偏移测量过程为，从主设备的同步控制部件发送一 个同步请求数据包(Sync，其中包含预测发送时间t^一记为Sync(^stimate))到从设备 的同步控制部件，从设备的同步控制部件收到同步请求数据包后记录收到时的从设备接 收本地时间t2，；主设备的同步控制部件在同步请求数据包发出后发出一个跟随数据包 (Follow-Up)，所述跟随数据包中包含了一个记载了同步请求数据包的主设备真实发出时 间^的时间戳，记为Follow-Up (t》; 所述进行主设备和从设备之间的延迟测量过程为，即从设备的同步控制部件不定 时的向主设备的同步控制部件发送延时测量请求数据包(Delay-Req))，然后监测记录下发 送出去时的从设备发送本地时间t3 ;主设备的同步控制部件收到延时测量请求数据包后， 发送延迟响应数据包(Delay-Resp)给从设备的同步控制部件，所述延迟响应数据包中包
6含了一个记载了主设备的同步控制部件接收到延时测量请求数据包时的主设备接收本地 时间t4的时间戳，记为Delay-ReSp(t4); 步骤三，从设备的同步控制部件根据步骤二所得偏移测量结果和步骤三所得延迟 测量结果求取主设备和从设备的时钟偏差，时间偏差A-^('「0-"-，对从设备的工
作时钟按时钟偏差进行修正。附图1中表现了上述两种过程中，延迟Delay和偏差Offset 的分别影响，表面看来同步的时间(appearingsynchronized)例如主时钟和从时钟的3处 存在偏差0ffset。因此修正依据如下 假设主设备和从设备间的网络对称，即相互发送握手信号的过程中网络传输延时
相等(都为w，所以 由偏移测量过程得t厂^ = TDelay+ A [OO43] 由延迟测量过程得t4_t3 = TDelay_ A 由以上两式求得传输延时；—=*[仏-(,)+ ((4-(3)〗 时间偏差A = - O -仏-'3)] 则从设备时钟新的时间Tnew = T。ld+ A 从设备的工作时钟根据上述计算结果调整本地时间即可。 参见附图2 ，近年建立的IEEE 1588标准针对NTP协议的缺陷，定义了 一种精确时间 协议，本发明提供进一步技术方案，基于IEEE1588标准构建同步控制部件，实现时钟同步 所述同步控制部件包括中央处理器和网络处理器，中央处理器包括PTP协议算法控制单元 和时钟调整算法单元，网络处理器包括置物理层单元、IEEE1588数据包检测与提取单元、 IEEE1588控制单元和同步时钟控制单元；物理层单元接收到的数据包传送到IEEE1588数 据包检测与提取单元，IEEE1588数据包检测与提取单元判断物理层单元接收到的数据包是 否为IEEE1588数据包，所述IEEE1588数据包包括同步请求数据包、跟随数据包、延时测量 请求数据包和延迟响应数据包， 当判断结果为是时，提取数据包中的时间戳传送到IEEE1588控制单元；IEEE1588
控制单元将所得时间戳通过MDI0接口 ，传输给应用层的PTP协议算法控制单元，进行协议
算法处理；得到时间偏差以后，由时钟调整算法单元通过IEEE1588控制单元，支配同步时
钟控制单元进行本地时钟的修正，最后将同步以后的时钟输出； 当判断结果为否时，直接将数据包通过MII/RMI1接口交给数据链路层。 正常情况下，网络数据包的发送，是从应用层、运输层(TCP/UDP)、网络层(IP)、数
据链路层到物理层，收的过程与之相反。而本发明提出直接在在物理层实现时间戳的加盖
和提取，可以提高处理速度，因此也起到了提高同步精度的作用。 为了便于实施，本发明还提供了同步控制部件的装置构成方案，参见附图3 :包括 有中央处理器芯片、网络处理器芯片、用于网内雷达探测设备互连的网络接口电路、用于与 雷达探测设备的功能电路连接的调整接口。所述调整接口根据雷达探测设备具体设置。为 了能够全面支持时钟同步，本发明还以中央处理器芯片为核心进行了扩展。实施例采用基 于32位ARM920T核的高速ARM中央处理器芯片AT91RM9200E实现了 ARM最小系统，组成了 中央处理器单元，负责 系统的各部分工作，完成PTP协议的算法实现以及时钟调整 算法的实现；MAX232程序下载接口电路，用于下载编写完成的程序至目标板；程序存储电路，用于存储上述的应用程序和系统程序代码；数据寄存器，用作嵌入式系统的内存，负责 程序和数据暂存；USB扩展接口电路，用于数据的存取与共享；网络处理器及RJ45接口，负 责通过以太网进行多台雷达系统间的互联，作为IEEE1588标准的硬件支持平台，负责时间 戳的加盖与提取、时钟调整过程的硬件支持。还可以扩展设置看门狗复位电路、晶体振荡 器、JTAG插座、光报警电路及其功率驱动电路、直流电源变换电路等等，以提供更多功能。其 中MAX232程序下载接口电路是以MAX232为中心的串口电路，配以适当的外围电路，即可实 现RS-232C电平与TTL电平的转换，完成嵌入式系统板与上位机间的串口通信，便于系统调 试。直流电源变换电路可以采用美国德州仪器公司生产的TPS75233芯片，输入的+5V电源 经电容滤波后送给TPS75233芯片，经内部直流变换后输出+3. 3V电源，电容滤波后供给网 络接口电路，其最大输出电流可达2A。该电路具有性能可靠、电路简单、无需散热等优点。
中央处理器芯片外围扩展的各电路一般可通过总线与其连接，例如程序存储电路 和数据寄存器。所谓总线包括有包括数据总线、地址总线、片选线、读写线。根据电路特点， 连接方式也有多种，例如复位电路的输出口与ARM最小系统的复位输入口连接；晶体振荡 器的输出口与ARM最小系统的时钟输入口连接；报警电路为光报警电路，ARM最小系统的脉 冲信号输出口与功率驱动电路的脉冲信号输入口连接。具体实施时，可以根据具体所用芯 片的引脚使用说明书进行连接。为了便于实施，附图4提供了本发明实施例的同步控制部 件电路示意图，其中电路信号连接可供参考 复位电路/JTAG插座/直流电源变换电路(Reset&JTAG&POWER)与中央处理器 (AT9200_01_MCU)之间连接信号有复位信号线nRESET、测试数据输入TDI、测试模式选择 TMS、测试时钟TCK、测试复位信号NTRST、测试数据输出TD0 ;通用异步收发装置/USB扩展 接口电路(UART/USB)与中央处理器(AT9200_01_MCU)之间连接信号有USB主机端口 A数 据-HDMA、 USB主机端口 A数据+HDPA、 UART数据发送信号线/启动模式选择信号线PA31/ BMS UART、数据接受信号线PA30 ;网络处理器及RJ45接口 (EnthenetPHY)与中央处理器 (AT9200_01_MCU)之间连接信号有PA7 16、 IRQO;程序存储电路(Flash)与中央处理 器(AT9200_01_MCU)之间连接信号有26位地址总线A[O. . 25]、芯片选择口线NCSO、写信 号/写使能/CompactFlash写使能NWRO/NWE/CFWE、读信号/输出使能/CompactFlash输 出使能NRD/N0E/CF0E、复位信号线nRESET、16位数据线D[O. . 15]、双口 RAM数据等待信 号线NWAIT;数据寄存器(SDRAM)与中央处理器(AT9200_01_MCU)之间连接信号有26位 地址总线A[O. . 25] 、 SDRAM地址口线SDAIO、 SDRAM写使能SDWE、芯片选择口线/SDRAM控 制器片选NCS1/SDCS、 SDRAM行信号线RAS、 SDRAM列信号线CAS、写信号/字节屏蔽信号/ CompactFlashIO读丽R1/NBS1/CFI0R、SDRAM时钟使能SDCKE、SDRAM时钟SDCK、写信号/字 节屏蔽信号/CompactFlash 10写丽R3/NBS3/CFI0W、32位数据线D
。中央处理器 (AT9200_01_MCU)还提供DSP中断信号线(输出)irq—dsp、芯片选择口线NCS2、中断输入信 号线IRQ1、DSP复位信号线(输出)rst_dsp。 本发明实施例的网络处理器U1采用美国国家半导体公司生产的以太网控制芯片 DP83640，用于实现ARM系统通过以太网数据传输。DP83640是美国国家半导体公司推出的 业界首款集成IEEE1588准确时间协议(PTP)硬件支持功能的以太网收发器。这款型号为 DP83640的高精度PHYTER收发器可确保分布式网络上各节点能按照主机时钟的时间同步 定时，并确保各节点之间的时间偏差不会超过8ns，适用于物体移动控制、测量仪表、数据采集及电子通信等设备。DP83640片内集成了 10/100M的收发器，外接50M的晶体振荡器U7作为芯片的时钟，其数据接口与内置网络变压器的RJ45插座(13F-60)相连可以实现10/100M的网络数据传输。它具有完备的流量控制能力，支持半双工/全双工模式，8/16位的外部处理器接口和内部集成16kByte的RAM能充分发挥芯片的通信能力，支持网络远程唤醒功能。单电源+3.3V供电，但是其I/0 口兼容+3.3V和+5V，以方便与+5V器件的连接。具体实施时可参见以太网控制芯片DP83640、RJ45接口等的说明书，其中有各端口详细说明。附图5中提供了本发明实施例的网络处理器电路具体情况可供参考网络处理器U1的处理数据时钟接入口 MDC、控制数据的输入输出口 MDIO、接收数据有效位RX_DV(RXD_0和RXD_1)、载波监听和接收有效位CRS/CRS—DV、接收数据出错位RX—ER、接收数据位RXDJ)和RXDj、发送数据有效位TX—EN、发送数据位TXDJ)和TXD_1与中央处理器(AT9200_01_MCU)之间连接信号有PA8 16，信号PA8 16的这种传递采用RMII接口实现；晶体振荡器U7的输出口 0UT连接网络处理器U1的有源晶振的输入口 X1，并以信号PA7的方式送往中央处理器(AT9200_01_MCU);网络处理器Ul和RJ45接口 U6之间的10BASE-T或100BASE-TX网线差模输出接口 TD-TD+、10BASE-T或100BASE-TX网线差模输入接口 RD-RD+分别对应连接；总线扩展器U2 (即为GPIO)为供调试及将来系统扩展使用的双列排插，实现扩展、触发或者探测外部事件，网络处理器U1的引脚GPI01、GPI02. GPIOIO(复用TDO)作为IEEE1588事件/触发/时间接口分别与总线扩展器U2的相应引脚连接，其中复用的LED_ACT是连接状态显示LED接口 、 LED_SPEED是连接速度显示LED的接口 、 LED_LINK，是连接状态显示的LED接口 ；芯片U3为时钟输出接口 ；为了方便控制选择，实施例设置了排插U4、U5，U4用于时钟输出允许(CLOCK_OUT_EN)，是输出调整后时钟的使能端，高电平有效；U5用于物理层控制帧允许(PCF_CN)，允许DP83640回应物理层的控制帧，高电平有效，当跳线接通时，该接口为高点平，其相应功能有效。
权利要求
一种高频地波雷达组网的时钟同步控制方法，其特征在于为高频地波雷达组网，网内的每台雷达探测设备分别配置同步控制部件，网内任两台雷达探测设备之间的时钟同步通过同步控制部件实现，具体实现方式包括以下步骤，步骤一，从两台雷达探测设备中选择一台作为时钟基准的主设备，另一台作为需要调整时钟与主设备同步的从设备了；步骤二，进行主设备到从设备的偏移测量，进行主设备和从设备之间的延迟测量，所述进行主设备到从设备的偏移测量过程为，从主设备的同步控制部件发送一个同步请求数据包到从设备的同步控制部件，从设备的同步控制部件收到同步请求数据包后记录收到时的从设备接收本地时间t2；主设备的同步控制部件在同步请求数据包发出后发出一个跟随数据包，所述跟随数据包中包含了一个记载了同步请求数据包的主设备真实发出时间t1的时间戳；所述进行主设备和从设备之间的延迟测量过程为，即从设备的同步控制部件不定时的向主设备的同步控制部件发送延时测量请求数据包，然后监测记录下发送出去时的从设备发送本地时间t3；主设备的同步控制部件收到延时测量请求数据包后，发送延迟响应数据包给从设备的同步控制部件，所述延迟响应数据包中包含了一个记载了主设备的同步控制部件接收到延时测量请求数据包时的主设备接收本地时间t4的时间戳；步骤三，从设备的同步控制部件根据步骤二所得偏移测量结果和步骤三所得延迟测量结果求取主设备和从设备的时钟偏差，时间偏差对从设备的工作时钟按时钟偏差进行修正。F200810197642XC0000011.tif
2. 根据权利要求1所述的时钟同步控制方法，其特征在于所述同步控制部件包括中央处理器和网络处理器，中央处理器实现PTP协议算法控制单元和时钟调整算法单元，网络处理器实现物理层单元、IEEE1588数据包检测与提取单元、IEEE1588控制单元和同步时钟控制单元；物理层单元接收到的数据包传送到IEEE1588数据包检测与提取单元，IEEE1588数据包检测与提取单元判断物理层单元接收到的数据包是否为IEEE1588数据包，所述IEEE1588数据包包括同步请求数据包、跟随数据包、延时测量请求数据包和延迟响应数据包，当判断结果为是时，提取数据包中的时间戳传送到IEEE1588控制单元；IEEE1588控制单元将所得时间戳通过MDIO接口 ，传输给应用层的PTP协议算法控制单元，进行协议算法处理；得到时间偏差以后，由时钟调整算法单元通过IEEE1588控制单元，支配同步时钟控制单元进行本地时钟的修正，最后将同步以后的时钟输出；当判断结果为否时，直接将数据包通过MII/RMII接口交给数据链路层。
3. 如权利要求1所述时钟同步控制方法所用的同步控制部件，其特征在于包括中央处理器芯片、网络处理器芯片、用于网内雷达探测设备互连的网络接口电路、用于与雷达探测设备的功能电路连接的调整接口 ；中央处理器芯片与网络处理器芯片通过总线连接，网络处理器芯片的数据接口连接网络接口电路；网络处理器芯片输出调整后的时钟到调整接□。
4. 如权利要求3所述的同步控制部件，其特征在于在中央处理器芯片的外围扩展设置MAX232程序下载接口电路、程序存储电路、数据寄存器及USB扩展接口电路。
5. 如权利要求3所述的同步控制部件，其特征在于设置看门狗复位电路，看门狗复位电路的复位电路的输出口分别连接到中央处理器芯片和网络处理器芯片的复位输入口。
6. 如权利要求5所述的同步控制部件，其特征在于所述看门狗复位电路采用MP706CSA芯片。
7. 如权利要求5所述的同步控制部件，其特征在于网络处理器芯片外接作为网络处理器芯片工作时钟的晶体振荡器。
8. 如权利要求3或4或5或6或7所述的同步控制部件，其特征在于所述中央处理器芯片采用AT91RM9200E芯片。
9. 如权利要求3或4或5或6或7所述的同步控制部件，其特征在于所述网络处理器芯片采用美国国家半导体公司生产的DP83640芯片。
全文摘要
一种高频地波雷达组网的时钟同步控制方法，其特征在于为高频地波雷达组网，网内的每台雷达探测设备分别配置同步控制部件，网内任两台雷达探测设备之间的时钟同步通过同步控制部件实现，具体实现方式包括以下步骤，步骤一，从两台雷达探测设备中选择一台作为时钟基准的主设备，另一台作为需要调整时钟与主设备同步的从设备了；步骤二，进行主设备到从设备的偏移测量，进行主设备和从设备之间的延迟测量，步骤三，从设备的同步控制部件根据步骤二所得偏移测量结果和步骤三所得延迟测量结果求取主设备和从设备的时钟偏差，对从设备的工作时钟按时钟偏差进行修正。本发明通用性好，同步控制部件适用于任何具体功能电路，灵活性高，便于研发人员的分工合作。
文档编号G01S7/02GK101738600SQ20081019764
公开日2010年6月16日 申请日期2008年11月14日 优先权日2008年11月14日
发明者范林刚, 赵晨, 陈泽宗 申请人:武汉大学