固态成像设备的制作方法

文档序号:5874995阅读:149来源:国知局
专利名称:固态成像设备的制作方法
技术领域
本发明涉及固态成像设备,并且更具体地,涉及具有要在执行校正处理时使用的 存储器的固态成像设备。
背景技术
用于在蜂窝电话、数字静态相机等中使用的固态成像设备具有在执行校正处理时 使用的存储器。存在这样的固态成像设备,其中用于测试这种存储器的存储器测试电路连 接到存储器(参见,例如JP-A-2004-93421 (专利文献1))。图7示出具有根据现有技术的存储器测试电路的电子电路的配置。如图7所示, 电子电路50包括信号处理部分51、控制电路52、控制接口(I/F)53、存储器54、数据接口 (I/F) 55、以及存储器测试电路56。存储器测试电路56包括BIST电路57和JTAG接口 (I/ F) 58。控制电路52基于经由控制接口 53输入的控制信号执行电子电路50的一般控制。 信号处理部分51执行在存储器54中写入预定数据/从存储器54读取预定数据,并且对经 由数据接口 55依次输出的数据执行预定信号处理。BIST电路57基于经由JTAG接口 58输入的控制信号生成用于测试存储器54的测 试模式,并且基于该测试模式测试存储器54。测试的结果经由JTAG接口 58输出到测试器 60。

发明内容
具有前述BIST电路的电子电路具有以下问题。首先,需要JTAG接口 58用于BIST 电路57和测试器60之间的通信。其次,现有的BIST电路使用March算法等,其不合需要地增加了用于生成测试模 式的电路的规模。此外,花费时间输出用于在存储器中的所有地址上检查缺陷信息的位图。因此希望提供一种固态成像设备,其实现快速存储器测试同时使得电路规模更 小。根据本发明的实施例,提供一种固态成像设备,包括具有多个像素的二维阵列的 像素阵列部分,所述像素每个具有光电转换部分;存储器,其存储从所述像素阵列部分输出 的像素数据;校正部分,其从所述存储器读取所述存储器中存储的所述像素数据,并且对所 述像素数据执行校正处理;控制部分,其控制到所述存储器中的数据的写入和从所述存储 器的数据的读取;外部接口,用于输出经历所述校正处理的所述像素数据;以及测试数据 输出部分,其输出测试数据,其中所述控制部分以与写入从所述像素阵列部分输出的像素 数据的顺序相同的写入顺序将从所述测试数据输出部分输出的所述测试数据写入所述存 储器,以及以与读取从所述像素阵列部分输出的像素数据的顺序相同的读取顺序从所述存 储器读取写入所述存储器的所述测试数据,并且经由所述外部接口输出所述像素数据。根据本发明的另一实施例,所述固态成像设备可以包括同步代码添加部分,其添加同步代码到从所述存储器读取的所述测试数据,并且经由所述外部接口输出添加有所述 同步代码的所述测试数据。根据本发明的另一实施例,在所述固态成像设备中,所述存储器可以是用于存储k 条线的测试数据的线缓冲器,k是等于或大于2的整数,并且所述测试数据输出部分可以输 出多种测试数据,每种包含k条线的测试数据。根据本发明的另一实施例,在所述固态成像设备中,所述测试数据输出部分可以 能够输出具有“0”的序列作为数据值的k条线的第一测试数据、具有“1”的序列作为数据 值的k条线的第二测试数据、具有“0”和“1”的交替序列作为数据值的k条线的第三测试 数据、以及具有“ 1”和“0”的交替序列作为数据值的k条线的第四测试数据,并且输出每个 测试数据两次。根据本发明的另一实施例,前述固态成像设备还可以包括选择器,其选择性地输 出从所述测试数据输出部分输出的所述测试数据和从所述像素阵列部分输出的所述像素 数据,其中所述控制部分控制所述选择器以转换要输入所述存储器的数据。根据本发明的另一实施例,在前述固态成像设备中,所述外部接口可以是差分接本发明的实施例可以提供一种固态成像设备,其实现快速存储器测试同时使得电 路规模更小。


图1是示出根据本发明实施例的固态成像设备的配置的图;图2是示出存储器的结构的图;图3是示出由同步代码添加部分生成的图像数据的数据结构的图;图4A到4C是示出存储器写入顺序和存储器读取顺序之间的关系的图;图5是示出在测试模式中从图像接口输出的图像数据的数据结构的图;图6A和6B是示出存储器写入顺序和存储器读取顺序之间的关系的图;以及图7是示出根据现有技术的电子电路的配置的图。
具体实施例方式下面将描述用于执行本发明的模式(下文中称为“实施例”)。将以以下顺序给出 描述。1.第一实施例2.第二实施例3.其他实施例[1.第一实施例]下面将参照附图描述根据本发明的第一实施例的固态成像设备1。[1-1.固态成像设备的配置]如图1所示,根据实施例的固态成像设备1包括像素阵列部分10、图像处理部分 20、存储器41、控制电路42、控制接口(I/F)43、图像接口(I/F)44和电熔丝(eFuse)部分 45。
像素阵列部分10具有多个像素的二维阵列,每个像素具有光电转换部分。像素阵 列部分10使用像素对经由透镜(未示出)捕获的被摄体的成像光执行光电转换,并且将对 应于输入光的电荷存储在各个像素中。像素阵列部分10读出各个像素中存储的电荷,并且 经由内部A/D转换部分将电荷作为像素数据输出到图像处理部分20。根据本实施例,像素 阵列部分10具有以nXm矩阵布置的像素,并且在控制电路42的控制下,从顶部线开始顺 序输出每条线的η个像素的像素数据。图像处理部分20将从像素阵列部分10输出的像素数据暂时存储到存储器41中。 存储器41是用于存储从像素阵列部分10逐线输出的像素数据的线缓冲器。校正部分32例如逐线读出在存储器41中存储的像素数据,并且对像素数据执行 预定校正处理。校正处理例如包括噪声消除、边缘强调、聚焦调整、白平衡调整、Y校正和 边缘校正。图2是示出存储器41的结构的一个示例的图。例如存储四条线的数据的线缓冲 器用于存储器41。配置存储器41,使得η块像素数据可以存储在一条线中。存储器41可 以存储4Χη块的像素数据。根据本实施例,写入存储器41和从存储器41读取的像素数据 是对于RGB的每个具有4位的12位数据。存储器41使用12个存储器元件来存储1块像 素数据,并且对12个存储器元件的每个单元分配一个地址。线的数目k可以适当地设为等 于或大于2的整数。预先确定存储器41的像素数据的写入顺序和读取顺序。图像处理部分20以预定 顺序将像素数据写入存储器41,并且以预定顺序从存储器41读取像素数据。为了存储像素 阵列部分10中的第一线到第四线的像素数据,例如,图像处理部分20首先读取第一线的像 素数据,然后按顺序读取第二线的像素数据、第三线的像素数据和第四线的像素数据,如图 2所示。例如,在基于3X3矩阵执行噪声消除的情况下,从3个线缓冲器读取3个像素的 连续像素数据。与像素阵列部分10、图像处理部分20和电熔丝部分45连接的控制电路42执行固 态成像设备1的一般控制。控制接口 43是使用I2C接口的接口部分。根据本实施例,控制 接口 43用于连接到固态成像设备1的测试器71和控制电路42之间的信息传输和接收。图像接口 44是用于将从图像处理部分20输出的图像数据输出到固态成像设备1 外部的接口部分。根据本实施例,使用如LVDS(低电压差分信号发送)的差分接口将图像 数据输出到固态成像设备1外部。电熔丝部分45基于由比较部分24执行的比较的结果停止存储器41的缺陷部分 (故障的存储器元件)的功能。因为电熔丝技术是公知的,并且对于理解本发明不是必需 的,所以将省略其详细描述。[1-2.图像处理部分的配置]接下来,将具体描述根据本实施例的固态成像设备1的图像处理部分20的配置。图像处理部分20具有存储器控制电路31和校正部分32,存储器控制电路31控制 数据写入存储器41/从存储器41读取数据,校正部分32对从像素阵列部分10输出的像素 数据执行预定校正处理。在该配置的情况下,图像处理部分20将从像素阵列部分10输出 的像素数据逐线暂时存储在存储器41中,从存储器41读取每条线的像素数据,并且对像素数据执行预定校正处理。图像处理部分20具有生成通过添加同步代码到像素数据获得的图像数据的同步 代码添加部分33,并且将在校正部分32经历校正处理的像素数据经由同步代码添加部分 33输出为图像数据。同步代码添加部分33对于每个帧添加同步代码到输入像素数据以生成图像数 据。图3示出由同步代码添加部分33生成的图像数据的数据结构的一个示例。如图3所 示,图像数据具有添加到第一线的像素数据的头部的SOF(文件开始)报头,以及添加到第 二和随后线的每条的像素数据的头部的SOL(线开始)报头。此外,EOL(线结束)报头添 加到每条线的像素数据的结尾,除了最后线的像素数据。EOF(文件结束)报头添加到最后 线的像素数据的结尾。同步代码添加部分33以在作为第一线的头部数据的SOF报头开始的顺序逐线输 出图像数据,并且在输出作为最后线的最后数据的EOL报头之后终止数据输出。在输出每 条线的像素数据之后,同步代码添加部分33对于预定时段不输出数据,直到开始下一条线 的像素数据的输出。该时段是水平消隐(H消隐)时段。在输出一块图像数据之后,同步代 码添加部分33对于预定时段不输出数据,直到开始下一块的图像数据的输出。该时段是垂 直消隐(V消隐)时段。具有前述配置的图像处理部分20可以将基于从像素阵列部分10输出的像素数据 生成的图像数据输出到固态成像设备1外部。在以下描述中,用于将基于从像素阵列部分 10输出的像素数据生成的图像数据输出到固态成像设备1外部的操作称为“正常操作模 式”。除了正常操作模式之外,根据本实施例的图像处理部分20可以在控制电路42的 控制下执行测试模式。测试模式是将测试数据写入存储器41/从存储器41读取测试数据, 并且将基于读取的测试数据生成的图像数据输出到固态成像设备1外部的操作。为了执行测试模式,图像处理部分20还包括测试电路21,使得可以用简单的电路 配置快速执行对存储器41的存储器测试。基于经由控制接口 43从测试器71输入的控制 信号等,控制电路42控制图像处理部分20以便以测试模式操作。测试电路21具有用于测试存储器41的测试模式生成部分22、第一选择器23、比 较部分24和第二选择器25。起作用为用于输出测试数据的测试数据输出部分的测试模式生成部分22生成和 输出要写入存储器41的测试数据,以便执行存储器测试。测试模式生成部分22生成和输 出多种类型的4条线的测试数据。每个测试数据构造为具有4 X η块单位数据,每个单位数 据如同像素数据具有12位。第一选择器23选择性地输出从像素阵列部分10输出的像素数据和从测试模式生 成部分22输出的测试数据。比较部分24将从测试模式生成部分22直接输出的测试数据与在写入存储器41 之后读出的测试数据进行比较。第二选择器25用于转换(change over)要输出到同步代码添加部分33的数据。 也就是说,第二选择器25选择和输出从第一选择器23输出的像素数据或由存储器41从存 储器41读取的测试数据。
6
在前述配置的情况下,基于从测试器71等输入的控制信号,固态成像设备1可以 执行两种模式,“正常操作模式”和“测试模式”。不基于从测试器71等输入的控制信号,可 以在操作按钮(未示出)的操作时转换各个模式。[1-3.固态成像设备的操作]接下来,将描述具有前述配置的固态成像设备1的操作。[1-3-1.正常操作模式]首先,将描述正常操作模式中的固态成像设备1的操作。在正常操作模式中,控制电路42输出用于使得第一选择器23选择从像素阵列部 分10输出的像素数据的控制信号。然后,控制电路42控制像素阵列部分10从第一线的顶 部像素数据开始顺序输出像素数据。响应于来自控制电路42的请求,存储器控制电路31 顺序存储通过测试电路21从像素阵列部分10输出的像素数据。存储器控制电路31将第 一到第四线的像素数据顺序存储在从地址0到地址4n-l的存储器41中的存储器区域。然 后,存储器控制电路31以重写方式,将从像素阵列部分10顺序输出的第五到第八线的像素 数据存储在从地址0到地址4n-l的存储器41中的存储器区域。对于第九和随后线的像素 数据执行类似操作。以此方式,从顶部线开始从像素阵列部分10顺序输出的像素数据通过测试电路 21输出,以便以预定顺序写在存储器41中的预定地址。校正部分32顺序读取最新在存储器41中重写的像素数据,对其执行预定校正处 理,然后将得到的数据输出到同步代码添加部分33。同步代码添加部分33将同步代码添加 到经历校正处理并且从校正部分32输出的像素数据,并且将该像素数据转换为具有nXm 像素的信息的图像数据以便输出。从同步代码添加部分33输出的图像数据经由图像接口 44输出到外部。以此方式输出的图像数据例如存储在连接到固态成像设备1的存储部分 72中。[1-3-2.测试模式]接下来,将描述测试模式的固态成像设备1的操作。当设置测试模式时,控制电路42控制测试模式生成部分22、第一选择器23、第二 选择器25和同步代码添加部分33对存储器41执行存储器测试。下面将具体描述测试模 式的处理。首先,控制电路42输出控制信号到第一选择器23,以便选择从测试模式生成部分 22输出的测试数据。控制电路42还输出控制信号到第二选择器25,以便将从测试电路21 输出的像素数据输出到同步代码添加部分33。此外,控制电路42输出控制信号到同步代码 添加部分33,以便基于输入像素数据创建图像数据。接下来,控制电路42输出控制信号到测试模式生成部分22,以便输出测试模式。 结果,测试数据从测试模式生成部分22顺序输出。响应于来自控制电路42的请求,存储器 控制电路31顺序存储通过测试电路21从像素阵列部分10输出的像素数据。此时的写入 顺序与从像素阵列部分10写入像素数据的顺序相同。也就是说,存储器控制电路31以与 在正常操作模式中进行的相同写入顺序将测试数据存储在存储器41中。通过测试电路21从测试模式生成部分22顺序输出的测试数据通过同步代码添加 部分33添加有同步代码,以便转换为依次输出的图像数据。从同步代码添加部分33输出
7的图像数据经由图像接口 44输出到外部。测试器71将经由图像接口 44输入的图像数据 存储在测试器71的内部存储部分中。此后,存储器控制电路31响应于来自控制电路42的请求,以预定顺序读取在存储 器41中存储的测试数据。此时的读取顺序与从像素阵列部分10读取像素数据的顺序相 同。也就是说,存储器控制电路31以与在正常操作模式中进行的相同读取顺序读取在存储 器41中存储的测试数据。因此,来自测试模式生成部分22的测试数据被写入存储器41中,然后被读出以转 换为输出到测试器71的图像数据。测试器71可以通过将输入图像数据与前述希望值数据进行比较来测试存储器 41。也就是说,当输入图像数据与前述希望值数据一致时,测试器71判断存储器41正常, 而当两个数据相互不一致时,判断存储器41有缺陷。因为将来自像素阵列部分10的像素数据写入存储器41和从存储器41读取来自 像素阵列部分10的像素数据的顺序是预定的,所以如果在存储器41中存在部分缺陷,则不 可能影响固态成像设备1的操作。换句话说,当以预定写入顺序和预定读取顺序访问存储 器41时,存储器41不应有异常,并且不必考虑随机访问而准备多种测试模式。根据本实施 例,省略了不影响固态成像设备1的操作的缺陷部分的测试,以便确保更快的存储器测试。下面将参照图4A到4C具体讨论这点。图4A到4C示出地址0到4的存储器区域。假设这些存储器区域是缺陷的,使得 当值写入地址1的存储器区域中时,在地址3的存储器区域中存储的值重写到预定值。在对这种存储器41执行随机访问的情况下,例如当以如图4B所示的顺序执行访 问时,从存储器41读取的值具有错误。具体地,当在操作(1)中将数据写入地址1的存储 器区域、并且在操作(2)中读取地址3的存储器区域时,从地址3的存储器区域读取的数据 变为包含错误的缺陷数据。在对存储器41执行随机访问的情况下,因此,需要执行对于上述操作的存储器测 试。结果,测试模式的数目增加,使得对于存储器41的存储器测试耗时。另一方面,当如图4C所示确定关于存储器41的写入顺序和读取顺序时,地址3的 存储器区域中的前述缺陷不影响固态成像设备1的操作。即使当在操作(2)中将数据写入 地址1的存储器区域时重写地址3的存储器区域中的值,新数据也在操作(4)中写入地址 3的存储器区域。然后,在操作(9)中读出地址3的存储器区域中的数据。因为在操作(9) 中从地址3的存储器区域读取数据之前,在操作(4)中写入适当的数据,所以地址3的存储 器区域中的前述缺陷不影响固态成像设备1的操作。因此,不需要对于影响稍后将重写的地址的存储器区域的故障执行存储器测试。 这可以减少测试模式的数目,导致更快的存储器测试。接下来,将描述要从测试模式生成部分22输出的测试模式和使用测试模式的操 作。如上所述,每个像素数据是对于RGB的每个具有4位的12位数据,并且以R、G和B的 顺序排列。如同像素数据,测试数据的单位数据是12位数据。根据本实施例的固态成像设备1使用每个具有“111111111111”(FFFh)、 “000000000000” (OOOh)、“ 101010101010” (AAAh)和“010101010101” (555h)的单位数据的 4种测试数据。要注意的是,“FFFh”、“000h”、“AAAh”和“555h”分别对应于白、黑、亮灰和
8暗灰。 换句话说,使用4种测试数据测试存储器41,4种测试数据包括具有连续“0”的测 试数据(第一测试数据)、具有连续“1”的测试数据(第二测试数据)、具有交替的“0”和 “1”的序列的测试数据(第三测试数据)和具有交替的“1”和“0”的序列的测试数据(第 四测试数据)。测试模式生成部分 22 以“ OOOh,,一 “ OOOh,,一 “FFFh,,一 "FFFh,,一 “ 555h,,一 “ 555h,,一 “AAAh”一“AAAh”的顺序输出对应于4条线的像素数据的测试数据的单元作为一个单元。存 储器控制电路31将从测试模式生成部分22顺序输出的测试数据写入存储器41中,然后读 取写入的测试数据。以此方式,存储器控制电路31在存储器41的每个存储器元件中重写(write over) “0”,在写有“0”的情况下在其中写入“1”,在其中重写“1”,并且在写有“1”的情况 下在其中写入“0”,然后从存储器41中每个存储器元件读取数据。存储器41中每个存储器 元件的写入和读取执行8次。图像处理部分20添加同步代码到从存储器41读取的测试数据以生成图像数据, 并且将图像数据输出到测试器71。图5示出测试模式中从图像处理部分20输出的二维图像数据的数据结构的一个 示例。如图5所示,图像数据具有32条线或4条线X8(读取数目)。当在存储器41中的各个存储器元件没有检测到缺陷时,生成具有与写入存储器 41中的数据相同像素值的图像数据。也就是说,等于期望值数据的图像数据经由图像接口 44输出到测试器71。另一方面,当检测到存储器元件的故障时,生成不同于期望值数据的图像数据,并 且经由图像接口 44输出到测试器71。在存储R的亮度值的存储器元件中的第二有效位总 是变为高的缺陷的情况下,应该为“000h”的值变为“400h”,并且应该为“AAAh”的值变为 “EAAh”。因此,构成存储器41的存储器元件中的缺陷存储器元件可以通过指定不同于期 望值数据的像素数据和指定存储像素数据的存储器元件由测试器71指定。如上所述,根据本实施例的测试模式,可以通过与正常操作模式中使用的相同路 径将图像数据输出到外部。这消除用于测试存储器41的专用接口的需要,使得电路规模更 小。此外,因为使用与在正常操作模式中使用的相同快速接口输出指示测试存储器41的结 果的数据,所以可以快速执行缺陷检测。此外,测试器71的处理是比较图像数据与期望值 数据的简单处理,因此确保快速缺陷检测。在根据本实施例的测试模式中,可以对存储器41中的每个存储器元件执行4种测 试模式,包括重写“0”、在写入“0”的情况下写入“1”、重写“1”和在写入“1”的情况下写入 “0”。此外,因为存在4块单位数据“00011”、“? 11”、“55511”和“44411”,所以可以最小化测 试模式生成部分22的电路规模。当在本实施例中使用用于另一目的的测试模式生成部分时,不需要重新创建测试 模式生成部分22,因此抑制电路规模的增加,这导致设计成本的降低。[2.第二实施例]接下来,将描述根据本发明的第二实施例的固态成像设备。尽管根据前述第一实施例的固态成像设备具有由单个SRAM形成的存储器41,但是存储器41可以包括多个 SRAM。在此情况下,像素数据可以分布在各个SRAM中以便不连续地存储。图6A和6B是示出存储器41包括4个SRAM并且存储像素阵列部分中的第0到第 4像素数据的图。如图6A所示,4个SRAM(SRAM0到SRAM3)每个具有地址0到(4j_l),每个 SRAM具有4个线缓冲器。分散存储像素数据的各个块。假设当数据写入对应于SRAMO中地址(j_l)的存储器区域的每个存储器元件时, 用预定值重写对应于SRAMO中地址j的存储器区域的每个存储器元件的值是缺陷。在此情
况下,当像素数据以操作(1).....(J)的顺序写入并且同时以操作(1).....(J)的顺序读
取像素数据时,如图6B所示,在地址j的存储器元件的缺陷不影响固态成像设备1的操作。尽管构成第(h-Ι)像素数据的位的数据写入地址(j_l)处的存储器元件,但是在 之前数据写入前读出在地址j的存储器元件的数据。因此,在地址j的存储器元件中的数 据中包括的第(h+Ι)像素数据不受缺陷的影响。因此,如果存储器41具有这样的缺陷,则不需要测试,因此使得可能减少测试模 式的数目。结果,可以快速执行存储器测试。当像素数据没有写入如上所述的SRAM2和SRAM3中的一些存储器区域时,不需要 执行对于存储器区域的测试,因此确保快速存储器测试。尽管第二实施例的描述已经给出使用4个SRAM的示例,但是实施例可以适用于在 单个SRAM中不连续安排像素数据的情况。[3.其它实施例]尽管已经具体描述了本发明的实施例,但是本发明不限于那些实施例,并且可以 基于本发明的技术概念以各种方式修改。例如,可以修改配置,使得在校正部分32中添加同步代码,并且从图像接口 44输 出数据而不经过同步代码添加部分33。为了可视地检查存储器41中的缺陷,显示设备可以连接到固态成像设备1,使得 在测试模式中从图像接口 44输出的图像数据输出到显示设备。尽管第一实施例和第二实施例已经给出使用SRAM的电子设备,但是本发明可以 适用于其它存储器设备,如DRAM。本申请包含涉及于2009年7月21日向日本专利局提交的日本优先权专利申请JP 2009-170586中公开的主题,在此通过引用并入其全部内容。本领域的技术人员应该理解,取决于设计要求和其它因素,可以出现各种修改、组 合、子组合和替换,只要它们在权利要求或其等价物的范围内。
权利要求
一种固态成像设备,包括具有多个像素的二维阵列的像素阵列部分,所述像素每个具有光电转换部分;存储器,其存储从所述像素阵列部分输出的像素数据;校正部分,其从所述存储器读取所述存储器中存储的所述像素数据,并且对所述像素数据执行校正处理;控制部分,其控制到所述存储器中的数据的写入和从所述存储器的数据的读取;外部接口,用于输出经历校正处理的所述像素数据;以及测试数据输出部分,其输出测试数据,其中所述控制部分以与写入从所述像素阵列部分输出的像素数据的顺序相同的写入顺序将从所述测试数据输出部分输出的所述测试数据写入所述存储器,以及以与读取从所述像素阵列部分输出的像素数据的顺序相同的读取顺序从所述存储器读取写入所述存储器的所述测试数据,并且经由所述外部接口输出所述像素数据。
2.如权利要求1所述的固态成像设备,还包括同步代码添加部分,其添加同步代码到 从所述存储器读取的所述测试数据,并且经由所述外部接口输出添加有所述同步代码的所 述测试数据。
3.如权利要求1或2所述的固态成像设备,其中所述存储器是用于存储k条线的测试 数据的线缓冲器,k是等于或大于2的整数,并且所述测试数据输出部分输出多种测试数据,其每种包含k条线的测试数据。
4.如权利要求3所述的固态成像设备,其中所述测试数据输出部分能够输出具有“0” 的序列作为数据值的k条线的第一测试数据、具有“1”的序列作为数据值的k条线的第二 测试数据、具有“0”和“ 1,,的交替序列作为数据值的k条线的第三测试数据、以及具有“ 1,, 和“0”的交替序列作为数据值的k条线的第四测试数据,并且输出每个测试数据两次。
5.如权利要求1到4的任一所述的固态成像设备,还包括选择器,其选择性地输出从所 述测试数据输出部分输出的所述测试数据和从所述像素阵列部分输出的所述像素数据,其中所述控制部分控制所述选择器以转换要输入所述存储器的数据。
6.如权利要求1到5的任一所述的固态成像设备,其中所述外部接口是差分接口。
全文摘要
一种固态成像设备,包括具有像素的二维阵列的像素阵列部分,每个像素具有光电转换部分;存储器,其存储从像素阵列部分输出的像素数据;校正部分,其从存储器读取像素数据,并且对像素数据执行校正处理;控制部分,其控制到存储器中的数据的写入和从存储器的数据的读取;外部接口,用于输出经历校正处理的像素数据;以及测试数据输出部分,其输出测试数据。控制部分以与写入从像素阵列部分输出的像素数据的顺序相同的写入顺序将测试数据写入存储器,以及以与读取从像素阵列部分输出的像素数据的顺序相同的读取顺序从存储器读取测试数据,并且经由外部接口输出像素数据。
文档编号G01R31/317GK101964876SQ20101022963
公开日2011年2月2日 申请日期2010年7月14日 优先权日2009年7月21日
发明者庄山英树 申请人:索尼公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1