专利名称：一种频率稳定度测量装置的制作方法
技术领域：
本实用新型涉及高精度时间频率技术领域，特别涉及一种频率稳定度测量装置。
背景技术：
随着现代社会的高速发展，高精度时间频率技术的应用越来越广泛，人们对时钟源的时间频率输出的稳定性要求也越来越高。通常，是采用频率稳定度来衡量时钟源的稳定性。在现有的频率稳定度测量方案中，参考时钟信号源通常是频率输出为10MHZ、5MHZ 等整数频率的时钟信号源，并且该参考时钟信号源被看作稳定的时钟源。具体为，首先通过对该稳定的参考时钟信号源进行数字分频，可以得到标准的周期采样时钟信号，然后采用该周期采样时钟信号对被测时钟信号进行采样得到频率值，最后根据频率值通过表征稳定度的相关方差公式计算出稳定度。在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题现有技术中参考时钟信号源的输出频率范围十分有限，必须采用高稳定的10MHZ、 5MHZ等整数频率。此外，现有技术中是以该整数频率为基础计算分频值，若参考时钟信号源的实际输出频率有偏差(如为10. 0123MHZ)，那么采用前述分频值进行分频而得到的周期采样时钟信号将不够准确，会影响最终的稳定度测量精度。
实用新型内容为了提高频率稳定度测量精度并降低对参考时钟信号源的限制，本实用新型实施例提供了一种频率稳定度测量装置。所述技术方案如下一种频率稳定度测量装置，包括参考时钟信号源、第一 DDS(Direct Digital Synthesizer，直接数字频率合成器)、控制处理模块、第一计数器和第一锁存器，所述第一 DDS的外时钟输入端和输入端与所述参考时钟信号源连接，所述第一数字频率器的控制端与所述控制处理模块连接，所述第一 DDS的输出端与所述第一计数器的时钟信号输入端连接，所述第一计数器的输入端与被测时钟信号源连接，所述第一计数器的输出端通过所述第一锁存器与所述控制处理模块连接，所述频率稳定度测量装置还包括第二 DDS、第二计数器和第二锁存器，所述第二 DDS的外时钟输入端和输入端与所述参考时钟信号源连接，所述第二 DDS的控制端与所述控制处理模块连接，所述第二 DDS的输出端与所述第二计数器的时钟信号输入端连接，所述第二计数器的输入端与所述参考时钟信号源连接，所述第二计数器的输出端通过所述第二锁存器与所述控制处理模块连接。具体地，所述控制处理模块包括微处理器和与所述微处理器相连的计算机。具体地，所述微处理器和所述计算机通过RS232串行接口相连。本实用新型实施例提供的技术方案的有益效果是通过第二 DDS、第二计数器和第二锁存器及控制处理模块对参考时钟信号进行精确测量，这样，参考时钟信号的频率值可以大范围取值，而不必要求其输出稳定的整数倍频率，从而降低了对参考时钟信号源的要求。此外，对于精确度不高的参考时钟信号(如10. 214522345MHZ)，由于对参考时钟信号进行了精确测量，所以可以通过控制处理模块计算出准确的分频值，根据该分频值控制第一 DDS，参考时钟信号经过第一 DDS分频后，可以得到非常精确的周期采样信号(如1HZ、 1PPS)，进而可以提高频率稳定度的测量精度。
为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中使用的附图作一简单地介绍，显而易见地，下面所列附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本实用新型实施例提供的一种频率稳定度测量装置结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。本实用新型实施例提供一种测量时钟频率的装置，如图1所示，本实施例的一种测量时钟频率的装置，包括参考时钟信号源、第一 DDS101、控制处理模块102、第一计数器 103、第一锁存器104，第二 DDS105、第二计数器106和第二锁存器107，所述第一 DDSlOl的外时钟输入端和输入端与所述参考时钟信号源连接，所述第一数字频率器101的控制端与所述控制处理模块102连接，所述第一 DDSlOl的输出端与所述第一计数器103的时钟信号输入端连接，所述第一计数器103的输入端与被测时钟信号源连接，所述第一计数器103的输出端通过所述第一锁存器104与所述控制处理模块102连接，所述第二 DDS105的外时钟输入端和输入端与所述参考时钟信号源连接，所述第二 DDS105的控制端与所述控制处理模块连接，所述第二 DDS105的输出端与所述第二计数器106的时钟信号输入端连接，所述第二计数器106的输入端与所述参考时钟信号源连接，所述第二计数器106的输出端通过所述第二锁存器107与所述控制处理模块102连接。具体地，所述控制处理模块102包括微处理器和与所述微处理器相连的计算机。具体地，所述微处理器和所述计算机通过RS232串行接口相连。其中，所述参考时钟信号源、所述控制处理模块102、所述第二 DDS105、所述第二计数器106和所述第二锁存器107完成参考时钟信号源的精确测量。具体地，假设所述参考时钟信号源精确测量后的得到的频率值为&。所述第二 DDS105用于以参考时钟信号源为外部参考，根据所述控制处理模块102的命令字对参考时钟信号源的输出信号进行分频操作，得到的分频信号送入所述第二计数器106做为周期采样时钟信号CLK2 ；所述第二计数器106根据所述周期采样时钟信号CLK2对参考时钟信号源的输出信号进行采样，并将采样值送入所述第二锁存器107 ；所述第二锁存器107用于锁存所述采样值；所述控制处理模块102用于读取所述第二锁存器107的采样值；从而得到参考时钟信号源的输出频率的具体数值 fQ，如 10. 0123MHZ、8. 1245MHZ。其中，所述参考时钟信号源、第一 DDS101、控制处理模块102、第一计数器103、第一锁存器104完成被测时钟信号源的输出频率的测量，具体地，所述第一 DDSlOl以参考时钟信号源的输出信号为外部参考，根据所述控制处理模块102的命令字对其进行分频操作将上述所述控制处理模块102根据所述第二计数器106测量得到的&进行分频，分为精确的IHz ；并将所述IHz送入所述第一计数器103做为CLKl ；所述第一计数器103用于根据所述CLKl对被测时钟信号频率进行采样，并将所述采样值送入所述第一锁存器104 ；所述第一锁存器104用于锁存所述采样值；所述控制处理模块102用于读取所述第一锁存器 104的数值；从而得到被测时钟信号的频率值。其中，所述控制处理模块102用于根据测量的频率值作数据处理，计算被测时钟信号的频率稳定度；具体为，根据被测时钟信号的频率值，就可以代入方差公式计算被测时钟信号的稳定度，具体可代入阿仑方差公式。需要说明的是，将测量得到的每一项采样频率值都应该减去漂移，然后再根据公式计算相应的阿仑方差频率稳定度。本实用新型实施例通过第二 DDS、第二计数器和第二锁存器及控制处理模块对参考时钟信号进行精确测量，这样，参考时钟信号的频率值可以大范围取值，而不必要求其输出稳定的整数倍频率，从而降低了对参考时钟信号源的要求。此外，对于精确度不高的参考时钟信号(如10. 214522345MHZ)，由于对参考时钟信号进行了精确测量，所以可以通过控制处理模块计算出准确的分频值，根据该分频值控制第一 DDS，参考时钟信号经过第一 DDS分频后，可以得到非常精确的周期采样信号(如IHzUPPQ，进而可以提高频率稳定度的测量精度。以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种频率稳定度测量装置，包括参考时钟信号源、第一直接数字频率合成器、控制处理模块、第一计数器和第一锁存器，所述第一直接数字频率合成器的外时钟输入端和输入端与所述参考时钟信号源连接，所述第一数字频率器的控制端与所述控制处理模块连接， 所述第一直接数字频率合成器的输出端与所述第一计数器的时钟信号输入端连接，所述第一计数器的输入端与被测时钟信号源连接，所述第一计数器的输出端通过所述第一锁存器与所述控制处理模块连接，其特征在于，还包括第二直接数字频率合成器、第二计数器和第二锁存器，所述第二直接数字频率合成器的外时钟输入端和输入端与所述参考时钟信号源连接，所述第二直接数字频率合成器的控制端与所述控制处理模块连接，所述第二直接数字频率合成器的输出端与所述第二计数器的时钟信号输入端连接，所述第二计数器的输入端与所述参考时钟信号源连接，所述第二计数器的输出端通过所述第二锁存器与所述控制处理模块连接。
2.根据权利要求1所述的频率稳定度测量装置，其特征在于，所述控制处理模块包括微处理器和与所述微处理器相连的计算机。
3.根据权利要求2所述的频率稳定度测量装置，其特征在于，所述微处理器和所述计算机通过RS232串行接口相连。
专利摘要本实用新型公开了一种频率稳定度测量装置，该装置包括参考时钟信号源、第一DDS、控制处理模块、第一计数器、第一锁存器，第二DDS、第二计数器和第二锁存器，所述第二DDS的外时钟输入端和输入端与所述参考时钟信号源连接，所述第二DDS的控制端与所述控制处理模块连接，所述第二DDS的输出端与所述第二计数器的时钟信号输入端连接，所述第二计数器的输入端与所述参考时钟信号源连接，所述第二计数器的输出端通过所述第二锁存器与所述控制处理模块连接。通过本实用新型的装置，能提高频率稳定度测量精度并降低对参考时钟信号源的限制。
文档编号G01R23/02GK202049196SQ201120149970
公开日2011年11月23日 申请日期2011年5月12日 优先权日2011年5月12日
发明者雷海东 申请人:江汉大学