专利名称：具有全扫描能力的寄存器的制作方法
技术领域：
本发明大体上涉及集成电路芯片的机内测试，且更明确地说，涉及用于机内串行扫描测试的结构。
背景技术：
各种功能类别的集成电路可经设计和实施为具有操作模式和测试模式，在测试模式中将测试数据(通常是特定测试位模式)输入到所述电路内的测试输入点。所述电路经计时以致使所述电路的内部单元对测试数据进行操作以产生结果，电路设计者使得所述结果可通过对应测试输出点来进行观测。接着将所述结果与正确结果进行比较。如果所述比较显示结果正确，那么所述电路的位于测试输入点与测试输出点之间的部分没有故障。一种众所周知的测试方法称为扫描测试，其对于测试具有大量一位锁存器型存储单元的集成电路芯片(例如寄存器堆和其它静态随机存取存储器(SRAM)装置)特别具吸引力。扫描测试提供对个别存储单元的控制和观测，所述存储单元响应于控制信号而切换其内部配置且变为彼此连接以形成一位触发器型锁存器链，称为“扫描链”，其从指定的输入扫描测试单元延伸到指定的输出扫描测试单元。具有这种能力的存储单元称为“可扫描的”。理想地，如果形成任何给定扫描链的所有可扫描存储单元在其正常操作中均正确地进行扫描操作，那么在重新配置并连接到所述扫描链中之后，馈送到输入扫描测试单元的扫描测试数据将以组桶方式移位通过扫描链中的每一存储单元，且因此将不受破坏地离开扫描测试输出单元。这假设与每一存储单元相关联的额外电路(所述额外电路是使存储单兀可扫描所必要的)正确地操作。基于所述同一假设，如果输出扫描测试单兀未能输出被馈送到输入扫描测试单元的相同扫描测试序列，那么指示关于扫描链中的从所述扫描链的输入延伸到输出的存储单元中的任一者的故障。将存储单元(包括寄存器堆的存储单元)设计为可扫描的已知方法必定对于每一存储单元包括额外电路，使得由将存储单元的电路中的每一者的拓扑从正常的水平触发操作(即，锁存器模式)切换到边缘触发操作(即，触发器模式)且将所得的触发器模式单元彼此连接从而形成一位触发器链的控制信号执行扫描测试。举例来说，可接着通过将一位测试序列馈送到所述链的第一存储单元/触发器的数据输入来对存储单元形成的寄存器或其它电路进行扫描测试，所述第一存储单元/触发器当在其正常模式中进行操作时可为用于寄存器的最低或最高有效位的存储单元，且接着假设N位寄存器，其对在扫描链中的所有N个存储单元/触发器计时N次或N次以上，以组桶方式使扫描测试序列移位通过每一者且接着观测最后一个存储单元/触发器的输出，所述最后一个存储单元/触发器在正常操作中可为用于寄存器的最低或最高有效位中的另一者的存储单元。半导体存储器工业中已经知道很久的扫描测试的主要益处在于，至少理想地，其提供用于在电路被切换到测试模式中时观测并控制每一存储单元切换到所述扫描链中的一者中的手段。
然而，所述工业中同样众所周知的是制作可扫描存储单元的已知方法的成本。这些成本中的一者(这是重要的)是增加的晶体管计数和对应的额外互连件。与这个成本相关的是由额外电路消耗的芯片区域的成本。此些成本的原因是已知方法通过添加从属锁存器电路连同从存储单元锁存器的连接来使存储单元可扫描，所述从属锁存器电路在切换到扫描测试模式时被激活，所述连接将所述锁存器转换为对专门激活的从属锁存器进行馈送的主控锁存器以实现主从触发器,如此项技术中已知的。现有技术图1展示可扫描存储单元100的实例，所述可扫描存储单元100具有用于使得所述单元能够在主从触发器模式中进行操作的上述电路的实例，例示说明用于制作可扫描存储单元的已知手段。现参看现有技术图1，实例100包含水平敏感数据锁存器102和影子从属锁存器104。从属锁存器104通常称为“影子”锁存器，这是因为其在对所述单元的读取和写入的正常模式操作中不执行任何功能。现有技术图1实例100的构造和操作的细节是所属领域的一般技术人员众所周知的，且因此，省略详尽论述。简要地说，在正常操作模式中，字线充当用于触发水平敏感数据锁存器102上的读取/写入操作的时钟。在扫描模式中，在第一时钟周期期间，将扫描输入数据写入到现在的主控水平敏感锁存器102中。单独的扫描时钟用以将来自主控器的扫描输入数据俘获到从属锁存器104中。在下一个时钟周期的上升沿处，扫描输入数据被作为扫描输出数据输出，所述扫描输出数据被馈送到相邻锁存器(图1中未展示)中，所述相邻锁存器也类似地被转换为可扫描触发器。如可从图1中理解的且如相关技术中已知的，从属锁存器104具有与水平敏感数据锁存器102大致上相同的组件电路。因此，从属锁存器104所需要的区域与水平敏感数据锁存器102所需要的区域大致相同。用于使存储单元(例如寄存器堆的存储单元)可扫描的常规方法的此复杂性的结果几乎使寄存器堆的区域加倍。对于大寄存器堆和其它大存储单元阵列，这是相当大的成本。此外，因为从属锁存器104通常是以与水平敏感数据锁存器102 (或在扫描模式中为主控锁存器)相同的技术和相同的处理步骤来制造的，所以从属锁存器104可自身为故障源。
发明内容
示范性实施例包括根据各种实施例的可扫描存储单元和寄存器以及用于存储单兀和寄存器的扫描测试的系统和方法。根据各种实施例中的一者或一者以上的可扫描寄存器的一个实例包括多个存储单兀，每一存储单兀具有:扫描输入和扫描输出；锁存器，其稱合到所述扫描输入，所述锁存器具有锁存器输出；以及切换门，其耦合到所述锁存器输出，具有用以接收扫描时钟的切换控制输入，且响应于所述扫描时钟，可切换地将所述锁存器输出耦合到所述扫描输出以及将所述锁存器输出从所述扫描输出去耦，其中所述存储单元中的每一者的扫描输出耦合到所述存储单元中的对应下一者的扫描输入。根据一个方面，根据各种不范性实施例中的一者或一者以上的实例可扫描寄存器包括切换门，其经配置以使得响应于所述扫描时钟切换所述存储单元中的第一者的切换门以将其锁存器输出耦合到所述存储单元中的其对应下一者的输入，与将给定值从第一可扫描存储单元的锁存器输入去耦大致上同时，所述第一存储单元的所述锁存器锁定到所述给定值，且所述存储单元中的所述对应下一者的锁存器锁定切换到所述给定值。根据各种实施例中的一者或一者以上的可扫描存储设备的一个实例包括第一存储单元和第二存储单元，其各自具有扫描输入和扫描输出，且各自包括耦合到所述扫描输入的锁存器，耦合到锁存器输出切换门的锁存器具有用以接收扫描时钟的切换控制输入且响应于所述扫描时钟，可切换地将所述锁存器耦合到所述扫描输出，其中所述第一存储单元的扫描输出耦合到所述第二存储单元的扫描输入。根据一个方面,根据各种不范性实施例中的一者或一者以上的实例可扫描存储设备包括第一存储单元的锁存器输出切换门和第二存储单元的锁存器输出切换门，其经配置且布置以响应于循环扫描时钟而在耦合状态与去耦状态之间循环地切换，所述循环切换包括与第二存储单元的锁存器输出切换门切换到去耦状态大致上同时地第一存储单元的锁存器输出切换门切换到耦合状态，继之以与第一存储单元的锁存器输出切换门切换到去耦状态大致上同时地第二存储单元的锁存器输出切换门切换到耦合状态。根据一个方面,根据各种不范性实施例中的一者或一者以上的实例可扫描存储设备包括选择性地耦合到外部读取线以选择性地读取第一和第二存储单元中的至少一者的锁存器状态的锁存器。根据各种示范性实施例中的一者或一者以上的方法的一个实例包括提供大约N/2个奇数存储单元和大约N/2个偶数存储单元，所述存储单元中的每一者具有带有输入和输出的锁存器且具有切换门，每一奇数存储单元的切换门选择性地将所述单元的锁存器输出耦合到对应下一个偶数存储单元的锁存器的输入，且每一偶数存储单元的切换门选择性地将所述单元的锁存器输出耦合到对应下一个奇数存储单元的锁存器的输入，且所述方法进一步包括:a)控制存储单元的切换门以与将所述奇数存储单元中的每一者的锁存器输出从其对应下一个偶数存储单元的输入去耦大致上同时地将所述偶数存储单元中的每一者的锁存器输出耦合到其对应下一个奇数存储单元的锁存器输入，继之以b)控制切换门以与将所述偶数存储单元中的每一者的锁存器输出从其对应下一个奇数存储单元的输入去耦大致上同时地将所述奇数存储单元中的每一者的锁存器输出耦合到其对应下一个偶数存储单元的锁存器输入。根据各种示范性实施例中的一者或一者以上的一个方面的方法的一个实例进一步包括通过重复a)和b)大约M次来使锁存器状态从所述存储单元中的第一者依序移位通过大约M对所述存储单元,每一对为奇数存储单元及其对应下一个偶数存储单元或偶数存储单元及其对应下一个奇数存储单元中的任一者。根据各种示范性实施例中的一者或一者以上的方法的一个实例包括提供大约N/2个奇数存储单元和大约N/2个偶数存储单元，所述存储单元中的每一者具有带有输入和输出的锁存器且具有切换门，每一奇数存储单元的切换门选择性地将所述单元的锁存器输出耦合到对应下一个偶数存储单元的锁存器的输入，且每一偶数存储单元的切换门选择性地将所述单元的锁存器输出耦合到对应下一个奇数存储单元的锁存器的输入，且所述方法进一步包括:a)产生具有上升沿和下降沿的扫描时钟，b)响应于扫描时钟周期的上升和下降沿中的一者，与将接下来奇数存储单元中的每一者的锁存器输出锁定到其对应偶数存储单元的锁存器输出的状态大致上同时地将对应接下来偶数存储单元中的每一者的锁存器输出切换到其对应偶数存储单元的锁存器输出的状态，继之以c)响应于扫描时钟周期的后续上升或下降沿，与将接下来偶数存储单元中的每一者的锁存器输出锁定到其对应奇数存储单元的锁存器输出的状态大致上同时地将对应接下来奇数存储单元中的每一者的锁存器输出切换到其对应偶数存储单元的锁存器输出的状态。根据各种示范性实施例中的一者或一者以上的一个方面的方法的一个实例进一步包括通过产生M个扫描时钟周期且响应于每一周期而重复b)和c)来使锁存器状态从所述存储单元中的第一者依序移位通过大约M对所述存储单元，每一对为奇数存储单元及其对应下一个偶数存储单元或偶数存储单元及其对应下一个奇数存储单元中的任一者。根据各种示范性实施例中的一者或一者以上的一个方面的方法的一个实例包括在依序移位之后读取所述存储单元的R。根据各种实施例中的一者或一者以上的一个实例可扫描存储设备包括具有带有锁存器输入和锁存器输出的第一锁存器的第一存储单兀以及具有带有锁存器输入和锁存器输出的第二锁存器的第二存储单元、用于将给定扫描数据耦合到第一锁存器的锁存器输入以将第一锁存器切换到给定扫描数据的装置、用于将给定扫描数据从第一锁存器的输入去耦以将第一可读锁存器锁定到给定扫描数据的装置、用于在第一锁存器锁定到给定扫描数据时将第一锁存器的输出耦合到第二锁存器的输入以将第二锁存器切换到给定扫描数据的装置以及用于在第二锁存器锁定到给定扫描数据时将第一锁存器的输出从第二锁存器的输入去耦以将第二锁存器锁定到给定扫描数据的装置。根据各种实施例中的一者或一者以上的一个实例可扫描N位寄存器包括:N个一位存储单元，所述存储单元中的每一者具有带有锁存器输入和锁存器输出的一位锁存器，所述N个一位存储单元被布置为大约N/2个偶数存储单元和大约N/2个奇数存储单元，每一偶数存储单元具有来自所述奇数存储单元当中的一个对应下一个奇数存储单元，且每一奇数存储单元具有来自所述偶数存储单元当中的一个对应下一个偶数存储单元；用于产生具有重复周期的扫描时钟的装置，每一周期具有第一时钟事件，继之以第二时钟事件；第一移位装置，其用于接收所述扫描时钟，且响应于扫描时钟周期的第一时钟事件，将所述奇数存储单元中的每一者的锁存器输出耦合到其对应下一个偶数存储单元的锁存器输入以将所述锁存器的状态切换到所述奇数存储单元的锁存器的状态，且与所述耦合大致上同时，将所述偶数存储单元中的每一者的锁存器输出从其对应下一个奇数存储单元的锁存器输入去耦以将所述奇数存储单元的锁存器的状态锁定于在所述去耦之前的所述锁存器的状态处；以及第二移位装置，其用于接收所述扫描时钟，且响应于所述扫描时钟周期的第二时钟事件，将所述偶数存储单元中的每一者的锁存器输出从其对应下一个奇数存储单元的锁存器输入去耦以将所述锁存器的状态锁定于在所述去耦之前的其状态处，且与所述去耦大致上同时，将所述奇数存储单元中的每一者的锁存器输出耦合到其对应下一个偶数存储单元的锁存器输入以将所述锁存器的状态切换到所述奇数存储单元的所述锁存器的状态。根据一个方面，根据各种不范性实施例中的一者或一者以上的实例可扫描N位可扫描寄存器包括第一移位装置和第二移位装置，其中响应于接收到所述扫描时钟的大约M个所述周期，所述第一和第二移位装置执行其相应耦合和去耦大约M次以使锁存器状态从所述存储单元中的第一者依序移位通过大约M对所述存储单元，每一对为奇数存储单元及其对应下一个偶数存储单元或偶数存储单元及其对应下一个奇数存储单元中的任一者。各种示范性实施例的以上概述的说明性实例、方面和特征并不希望为详尽或限制性的，且所属领域的一般技术人员在阅读本发明的全文后将即刻明白各种示范性实施例的其它方面、特征、优点、变型和应用。
呈现附图以辅助本发明的实施例的描述，且提供附图仅用于说明实施例而非限制实施例的目的。图1展示提供正常锁存器操作和测试模式可扫描触发器操作的现有技术存储单
J Li ο图2展不根据各种不范性实施例中的一者或一者以上的一个实例可扫描寄存器堆的框示意图，其在实例操作状态中进行描绘。图3A展示图2可扫描寄存器堆的框示意图，其在第一扫描移位状态中进行描绘。图3B展示图2可扫描寄存器堆的框示意图，其在第二扫描移位状态中进行描绘。图4描绘相对于图2实例可扫描寄存器堆的根据一个计时方面的一个实例计时方案的一个说明性时序图，以及第一扫描移位状态与第二扫描移位状态之间的对应切换，和对应实例扫描移位序列。图5展示根据一个或一个以上实施例的另一说明性实例可扫描移位寄存器。图6描绘相对于图5实例可扫描寄存器堆的根据一个计时方面的一个实例计时方案的一个说明性时序图以及对应实例扫描移位序列。
具体实施例方式在针对于本发明的特定实施例的以下描述和相关图式中揭示本发明的方面。可在不脱离本发明的范围的情况下构想出替代实施例。另外，将不详细描述或将省略本发明的众所周知的元件以免混淆本发明的相关细节。词“示范性”在本文中用以意指“充当实例、例子或说明”。在本文中描述为“示范性”的任何实施例不必解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例均包括所论述的特征、优点或操作模式。本文中所使用的术语是用于描述特定实施例的说明性实例的目的，且不希望限制本发明的实施例。如本文所使用，单数形式“一”和“所述”既定还包括复数形式，除非上下文清楚地另有指示。将进一步理解，术语“包含”和/或“包括”当在本文中使用时指定存在所陈述的特征、整数、步骤、操作、元件和/或组件，而不排除存在或添加一个或一个以上其它特征、整数、步骤、操作、元件、组件和/或其群组。此外，依据将由(例如)计算装置的元件执行的动作序列来描述许多实施例。将认识到，本文中所描述的各种动作可由特定电路(例如，专用集成电路(ASIC))、由一个或一个以上处理器执行的程序指令或由两者的组合来执行。另外，本文中所描述的动作序列可视为全部体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中存储有在执行时将致使相关联的处理器执行本文中所描述的功能性的一组对应计算机指令。因此，本发明的各种方面可以许多不同形式来体现，所有所述形式均已被预期属于所主张的标的物的范围内。另外，对于本文中所描述的实施例中的每一者，任何此些实施例的对应形式均可在本文中描述为(例如)“经配置以”执行所描述的动作“的逻辑”。此外，所属领域的技术人员将了解，信息和对所述信息进行编码的信号可使用多种不同技艺和技术中的任一者来表示。可能贯穿以上描述来参考的信息和所述信息的位以及对其进行编码的符号(例如，体现输入数据、操作数数据、参数数据、指令和命令)可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合来表不。此外，所属领域的技术人员将了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、模块、电路和算法步骤可被实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此互换性，可大体上整体地或部分地依据其功能性来描述各种说明性组件、块、模块、电路和步骤。将此功能性实施为硬件还是软件取决于特定应用和强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但此些实施方案决策不应被解释为造成脱离本发明的范围。结合所揭示的实施例描述的方法、序列和/或算法可直接以硬件、以由处理器执行的软件模块或以两者的组合来体现。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸式磁盘、CD-ROM或本发明所属的技术领域中已知的任何其它形式的计算机可读存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息且将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。因此，本发明不限于所说明的实例，且任何用于执行本文中所描述的功能性的装置均包括于本发明的实施例中。将理解，术语“寄存器”在本发明中定义为意指任何技术的读取-写入存储单元的任何布置，一位的或多位的，其能够存储一连串相关的位数据且涵盖(但不限于)例如可寻址寄存器、内容可寻址寄存器、栈寄存器和推弹寄存器等说明性实例当中的任何一者或一者以上(独立的或在单端口或多寄存器堆内)。在各种示范性实施例的描述中，对特定类型的寄存器上的实例操作的参考不将所描述的操作或方面限于在所述特定寄存器类型上实践的实施例，除非另有陈述或以其它方式从上下文中清楚看到。在此意义内形成寄存器的存储单元可以但未必以阵列方式来布置。图2描绘根据一个或一个以上示范性实施例的一个可扫描寄存器200的一个实例模型。所述实例200包括多个锁存器单元，其按从左到右的次序被标记为L0、L1、L2...LN,每一者经布置有对应的切换门，其按从左到右的次序被标记为S0、S1、S2...SN。所有偶数编号的门(即，门SO、S2...SN (假设N为偶数数字))由扫描时钟SK经由扫描时钟线202来控制，且所有奇数编号的切换门由第二扫描时钟SK_b经由第二扫描时钟线204来控制，所述第二扫描时钟可为但未必为时钟SK的逆量。参看图2实例200及其稍后描述的操作细节，可为优选的是SK的上升沿大致上与SK_b的下降沿重合，且同样，SK的下降沿大致上与SK_b的上升沿重合。如所属领域的一般技术人员在观看本发明后将即刻理解，取决于经选择以实施例如L0...LN等锁存器的特定内部电路，这些相应上升沿与下降沿之间的差可导致各种电路组件发出或吸收高电流。继续参看图2，切换门SO的输入经展示为耦合到扫描测试输入端子206。根据一个方面，扫描测试输入端子206在稍后较详细描述的扫描测试操作期间接收SCAN_IN位序列。将理解，术语“扫描输入端子”仅为用于在扫描测试环境的上下文中描述图2实例的目的的参考点，且仅仅意指在将SCAN_IN位序列载运到锁存器LO的任何扫描移位链或其它路径上在锁存器LO之前的给定点，且不隐含对所述点的物理结构或放置的限制。关于SCAN_IN位序列的特定位值以及用于产生SCAN_IN位序列的结构和方法，将理解这些未必特定针对于所述实施例，且可(例如)为任何位序列且可由此项技术中已知的任何扫描位序列产生装置来产生。图2描绘实例可扫描寄存器200处于其正常寄存器操作状态中，与稍后描述的其扫描测试状态相反。在正常寄存器操作状态中，锁存器L0...LN在(例如)图2中未描绘且可根据已知技术的读取线、字线和位线的控制下彼此独立地接收、存储和输出数据。继续参看图2，在正常寄存器操作状态中，所有切换门S0...SN均断开或处于使每一锁存器L1...LN的输出与其随后锁存器的输入充分隔离的等效状态中。图2所描绘的断开状态可通过(例如)切断扫描时钟SK和SK_b来实现。参看图3A和3B，其分别描绘从SK时钟上升沿(其将实例可扫描寄存器200切换到图3A处所描绘的状态)继之以时钟SK_b上升沿(其将实例可扫描寄存器200切换到图3B处所描绘的状态)的时间连续得到的图2实例的状态。将进一步参看图4处所展示的说明性扫描移位时序图来描述说明性实例扫描移位操作，其瞬象由图3A和3B状态表示，所述图3A和3B状态出于此描述的目的而还将称为“扫描移位第一状态”或“第一状态”以及“扫描移位第二状态”或“第二状态”。将理解，相对于扫描移位状态选择术语“第一”和“第二”是任意的。参看图3A处所展示的扫描移位第一状态，在实例可扫描寄存器200中，所描绘的状态是由于时钟SK的上升沿将在偶数编号的锁存器开关的输入之前的所有切换门切换到闭合或耦合位置且时钟SK_b的下降沿将连接偶数编号的门开关的输出的所有切换门切换到断开或去耦位置而产生的。由于偶数编号的锁存器输入中的每一者因而变为耦合到其前面奇数编号的锁存器的输出，且由于这些偶数编号的锁存器中的每一者使其输出断开，所以这些输出(除了第一锁存器LO之外)中的每一者切换到其前面奇数编号的锁存器的所述输出上的值。第一锁存器LO的输出切换到原本在其输入上的SCAN_IN值。现参看图3B，此所描绘的第二移位状态是由SK_b的上升沿和SK的(优选地，但不必定地，大致上同时的)下降沿产生的。更明确地说，31(_13的上升沿将在奇数编号的锁存器开关的输入之前的所有切换门切换到闭合或耦合位置，且SK的下降沿将在奇数编号的门开关的输出处的所有切换门切换到断开或去耦位置。因而，奇数编号的锁存器中的每一者的输入变为耦合到其前面的偶数编号的锁存器的输出，且由于这些奇数编号的锁存器中的每一者使其输出断开，所以这些输出中的每一者切换到其前面的偶数编号的锁存器的所述输出上的值。图4描绘相对于图2实例可扫描寄存器200的根据一个计时方面的一个实例计时方案的一个说明性时序图，以及图3A处所描绘的第一扫描移位状态与图3B处所描绘的第二扫描移位状态之间的对应切换，和对应说明性实例扫描移位序列。将在参考图4及其与图3A和3B处所描绘的实例操作的关系的描述中理解，图4处所描绘的波形为由高和低垂直位置组成的双状态，且这些位置可具有在物理状态方面到任何极性的任何电压的映射。此外，出于描述说明性实例的目的，SK和SK_b时钟的高值将称为接通，切换门S0...SN的耦合状态将称为接通，图2、3A和3B中所示的切换门S0...SN的去耦状态称为断开，SCAN_IN B1...BN的低值称为O从而意指逻辑O，SCAN_IN B1...BN的高值称为I从而意指逻辑1，且WL和RL线的低值和高值将分别称为断开和接通。现参看图4的时序图连同图2和3A，所描绘的起始状态(其为在接收到SK的上升沿402之前的状态)是所有B0、B1、B2...BN均为逻辑O。在SK的上升沿402处，向偶数编号锁存器进行馈送的切换门中的每一者切换到接通状态，即，参看图3A，切换门SO、S2...SN接通，且SK_b的下降沿403切断(或维持断开，这取决于其在SK的上升沿402之前的状态)向奇数编号锁存器进行馈送的切换门中的每一者。因此，SCAN_IN值耦合到锁存器LO的输出；因此，锁存器LI的输出耦合到锁存器L2的输出，等等，其中锁存器LN-1的输出耦合到锁存器LN的输出。然而，由于SCAN_IN在时钟SK的上升沿402处为0，因而BO保持处于0，且由于现在对连续偶数编号锁存器进行馈送的奇数编号的锁存器的所有输出均处于其初始O状态，因而其它偶数编号的锁存器均不改变。现参看图4连同图3B，接下来，在时钟SK_b的上升沿405处，向奇数编号锁存器进行馈送的切换门中的每一者(即，切换门SI)被接通，且时钟SK的下降沿404切断向偶数编号锁存器进行馈送的切换门(即，切换门SO、S2...SN)中的每一者。因此，锁存器LO的输出耦合到锁存器LI的输出，等等。然而，由于锁存器LO的输出为0，因而锁存器LI的输出保持处于其O初始状态，且同样，由于偶数编号的锁存器的所有输出仍处于0，因而其它奇数编号的锁存器均不改变。然而，在上升沿418处，Scan_IN从O切换到I。在时钟SK的下一个上升沿406和时钟SK_b的下降沿407处，实例可扫描寄存器200被切换回到图3A处所展示的第一扫描移位状态。为I的SCAN_IN值现在耦合到锁存器LO的输出，从而在时间419处将BO从O改变到I。时钟SK的上升沿406与转变419之间的延迟未在图4处具体展示，但如所属领域的一般技术人员容易理解，其取决于锁存器和切换门的特定实施方案。如图4处所展示，时钟SK的上升沿406和时钟SK_b的下降沿407不改变其它偶数编号的锁存器中的任一者的输出状态，因为在这些时刻处，向偶数编号的锁存器进行馈送的每一奇数编号的锁存器的输出仍为O。继续参看图4连同图3B，在时钟SK_b的上升沿409和时钟SK的下降沿408处，实例可扫描寄存器200再次切换到图3B处所展示的第二扫描移位状态。换句话说，与时钟SK的下降沿408切断向偶数编号锁存器进行馈送的切换门(即，切换门S0、S2...SN)中的每一者大致上同时，向奇数编号的锁存器进行馈送的切换门中的每一者接通。为I的SCAN_IN值从锁存器LO去耦，但由于锁存器LO的锁定功能，其输出保持处于1，且所述输出现在通过切换门SI且通过水平敏感锁存器LI耦合到锁存器LI的输出。因而，在时间420处，BI从O改变到I。如先前关于406相对于BO的延迟所描述，边沿409与转变420之间的延迟未在图4处具体展示。类似地，SK_b的上升沿409虽然导致锁存器LI的输出处的BI改变到1，但不改变B2的O状态，因为切换门S2为断开的。仍参看图4，在时间426处，SCAN_IN经描绘为改变回到O。与SCAN_IN先前切换到I所在的上升沿418有关的时间426 (在此实例中，与图2实例可扫描寄存器200相关)为在SK时钟的下一个上升沿410之前的任何时间。另一方面，如果SCAN_IN被选择为将两个连续I馈送到实例可扫描寄存器200，那么SCAN_IN将保持处于I值，至少直到上升沿410为止。
接下来，在SK时钟的上升沿410和SK_b的其大致上同时下降沿411处，实例可扫描寄存器200切换回到图3A处所展示的第一扫描移位状态。为O的SCAN_IN值现在通过切换门SO且通过水平敏感锁存器LO耦合到所述锁存器LO的输出。因而，在时间423处，BO从I改变到O。BO的现在O状态不改变BI的I值，因为切换门SI为断开的。接下来，在SK_b时钟的上升沿413和SK的大致上同时下降沿412处，实例可扫描寄存器200再次切换到图3B处所展示的第二扫描移位状态。BO保持处于0，因为虽然通过切换门SO和锁存器LO耦合到SCAN_IN，但SCAN_IN值仍处于O。然而，为O的BO值现在通过接通的切换门SI且通过水平敏感锁存器LI耦合到LI输出。因此，在时间424处，BI从I改变到O。为O的新BI状态不改变B2的I值，因为切换门S2为断开的。继续图4，在SK时钟的上升沿414和SK_b的大致上同时下降沿415处，实例可扫描寄存器200再次切换到图3A处所展示的第一扫描移位状态。BO保持处于0，因为虽然通过切换门SO和锁存器LO耦合到SCAN_IN，但SCAN_IN值仍处于O。当切换门SI断开时，BI由于LI的锁定功能而保持处于零。为O的BI值现在通过接通的切换门S2和通过水平敏感锁存器L2耦合到L2输出。B2具有上升沿421，且在时间425处从I改变到O。假设N个如图2处所描绘的锁存器L0，将容易理解，偶数和奇数切换门的上述交替切换的N次重复(即，具有大致上同时边沿的扫描时钟SK和互补时钟SK_b的N个周期)将执行为I的实例SCAN_IN位值的通过锁存器L0...LN的所有N个锁存器的扫描移位。还将容易理解，在不存在扫描时钟的情况下，锁存器作为常规寄存器存储单元来进行操作。此夕卜，所属领域的一般技术人员在观看本发明时将了解，在没有从属触发器(例如图1实例现有技术可扫描存储单元100的影子触发器104)的情况下提供扫描移位。代替地，通过结合根据实施例的扫描时钟方案向存储单兀中的每一者仅唯一添加切换门来提供扫描移位。将理解，在以上描述中，扫描时钟SK和SK_b的相对时序和极性对应于针对说明性切换门s0...SN所描述的特定实例切换特性，即，每一者响应于其扫描时钟(SK或SK_b)接通而闭合且响应于其扫描时钟断开而断开。然而，如所属领域的一般技术人员在阅读本发明后将即刻理解，这仅是可用以获得相对于奇数切换门的对偶数切换门的所描述的断开和闭合且因此获得本发明实施例的扫描移位特征的扫描时钟与例如S0...SN等切换门的切换特性的一个实例组合。一个说明性实例替代实施例用具有与奇数编号的切换门(即，SI)相反的控制极性的特定切换门实施偶数编号的切换门S0、S2...SN，且将共用扫描时钟连接到所有切换门。将理解，切换门S0...SN可由各种装置(例如，单晶体管传递门)形成。在一些应用中，如相关领域的一般技术人员将理解，相对于晶体管阈值的电压降的一般问题(其通常与晶体管传递门相关联)可能致使此实施方案为不令人满意的。根据另一方面，切换门S0...SN可为互补金属氧化物晶体管(CMOS)传输门或等效物，或可由单晶体管传递门与CMOS传输门的混合物形成。这些仅为说明性实例，因为所属领域的一般技术人员在观看本发明后可即刻明白用于形成切换门S0...SN的其它电路和技术。图5展不根据不范性实施例中的一者或一者以上的各种方面的另一可扫描寄存器500的说明性实例的三单元片段。实例可扫描寄存器500由三个相同结构的可扫描存储单元502、504和506构成，且参看最左边的可扫描存储单元作为实例，每一者具有所述可扫描存储单元502的局部复制，输入切换门508经由传输路径509耦合到水平敏感锁存器510。水平敏感锁存器510由与反馈反相器514并联布置的前向反相器512构成。反相器512、514的最右侧接合点(即，前向反相器512的输出与反馈反相器514的输入的耦合接合点)当在扫描移位模式中进行操作时保持由可扫描存储单元502、504、506的相应状态表示的B0、B1、B2的扫描状态的B0_b值，如参看图6较详细描述。图5实例500的实例方面和操作由于所述实例中所使用的输出反相器516、534、536而通过其互补物B0_b、Bl_b和B2_b的状态来指代B0、B1、B2的扫描状态。继续参看图5，当实例500在扫描移位模式中进行操作时，反馈反相器启用开关518 (在实例500中描绘为由NFET实施)选择性地启用和停用反馈反相器514。反馈反相器启用开关518在图5实例500中被描绘为在锁存器510的外部，但这仅是一个实例描绘。其可在替代方案中被视为锁存器510的一部分。反相驱动器或反相器516将BO的逆量传播到下一个存储单元504的切换门530的输入。所属领域的一般技术人员基于本发明将理解，反相器516和锁存器510的反相器512、514的相应构造可不同或可相同，这取决于其相应专用驱动要求。仍参看图5，使其相应栅极连接到字线的字晶体管(未单独编号)用于可扫描存储单元502、504、506中的每一者的正常存储锁存器操作。继续参看图5，在由时钟SLKl和SLK2实现的扫描移位模式中，反相器526将SCAN_IN的逆量馈送到第一存储单元的切换门508的输入。反相器526可为在存储单元502之前的另一可扫描存储单元(图5处未展示)的组件。如果在可扫描存储单元502之前没有可扫描存储单元，那么反相器526可由所属领域的一般技术人员鉴于本发明将明白的各种装置中的任一者来实施。切换门528被描绘为由可扫描存储单兀506的输出反相器(未单独编号)驱动，且这既定描绘在可扫描存储单元506之后的另一可扫描存储单元(图5处未展示)的切换门。如果可扫描存储单元506为当图5实例在扫描移位模式中进行操作时形成的扫描链的最后一个存储单元，那么可省略切换门528。图5实例可扫描寄存器500被展示为由具有控制偶数编号的可扫描存储单元的切换门(即，可扫描存储单元502的切换门508和可扫描存储单元506的切换门530)的一对互补时钟SLKl和SLKl_b以及控制奇数编号的可扫描存储单元的切换门(即，可扫描存储单元504的切换门532和在可扫描存储单元506之后的可扫描存储单元(图5处未展示)的切换门528)的另一对互补时钟SLK2和SLK2_b的一个说明性扫描时钟布置驱动。将理解，在图5实例可扫描寄存器500的正常操作模式中，所有扫描时钟SLK1、SLKl_b、SLK2、SLK2——b断开。这切断所有切换门508、528、530、532，从而有效地将B0...B2节点中的每一者彼此隔离。此外，将理解，扫描时钟SLK1、SLKl_b和SLK2、SLK2_b的互补对布置及其时钟线分布对应于切换门508、528、530和532的所说明CMOS传输门实施方案，且这些切换门的替代实施方案(例如简单传递晶体管构造(图5处未展示))可不需要互补时钟。此外，将理解，对于图5的实例可扫描寄存器，可为优选的是时钟SLKl和SLK2_b的上升沿彼此且与时钟SLKl_b和SLK2的下降沿相互对准或大致相互对准，且同样，时钟SLK2和SLKl_b的上升沿彼此且与时钟SLKl和SLK2_b的下降沿相互对准或大致相互对准。“大致”的范围容易由所属领域的一般技术人员通过应用所述人员对本发明的实施例的特定实施方案所拥有的对(例如)集成电路中的电流尖峰和时间延迟的常规知识来确定。类似地，可采用与此些时钟边沿的严格对准的某些特定变型，如所属领域的一般技术人员将鉴于本发明而明白。现将参看图5以及图6处所展示的说明性时序图来描述对图5实例可扫描寄存器执行的一个实例扫描移位过程。为了简洁且更好地集中于实施例的独特方面和操作，标记SLKl和SLK2的边沿，但未个别地标记其相应互补扫描时钟SLKl_b和SLK2_b的同时或大致同时边沿。参看图6，在扫描时钟SLKl的上升沿602之前，所有锁存器512、534、536处于某一状态，使得所有B0_b、Bl_b、B2_b均为O。在SLKl的上升沿602和SLK2_b的大致上同时下降沿处，接通切换门508和530，而在SLK2的大致上同时下降沿603和其互补SLK2_b的上升沿处，切断切换门532、528。这未使得B0_b、Bl_b、B2_b从其初始状态O改变，因为SCAN_IN虽然耦合到第一可扫描单元502中的锁存器510的BO节点但仍为0，且节点Bl_b虽然通过可扫描单元504的输出反相器534且通过切换门530耦合到B2_b节点但仍为O。接下来，SLK2的上升沿605和SLKl的大致上同时下降沿连同其互补物的下降和上升沿分别切断切换门508、530且接通切换门532、528。这使节点B0_b从SCAN_IN去耦，进而锁定锁存器510以将B0_b保持处于0，且使节点Bl_b从可扫描单元504的输出反相器534去耦，从而将B2_b锁定于O。Bl_b现在耦合到可扫描单元502的输出且保持处于B0_b的O值。继续参看图6，接下来，在620处，在上述切换之后，但在所述扫描时钟中的任一者的下一个边沿之前，SCAN_IN改变为I。接下来，SLKl的后续上升沿606和其互补物SLKl_b的大致上同时下降沿对切换门508、530执行(如上文所描述)由502处的相同时钟事件造成的相同切换操作。SCAN_IN信号再次耦合到锁存器510的B0_b节点，但为I，其致使B0_b在时间621处改变为I。时间621在上升沿606之后具有某一延迟，所述延迟取决于实施扫描单元502、504、506的技术。B2_0出于如参看边沿602所描述的相同原因而保持不变。与在606处将B0_b改变为I的切换操作大致上同时，SLK2的下降沿607和SLK2_b的对应上升沿切断切换门532、528。假设下降沿607使得切换门532的切换在621处的BO改变传播到节点Bl_b之前执行，那么Bl_b锁定于先前的B0_b值O处。由Bl_b节点通过输出反相器534和切换门530驱动的节点B2_b保持处于O值。接下来，时钟SLKl的下降沿608和其互补时钟SLKl_b的大致上同时上升沿对切换门508、530执行(如上文所描述)由相同上升沿时钟事件604造成的相同切换操作。进而将仍处于I值的SCAN_IN从锁存器510的B0_b节点去耦，这将B0_b锁定到I值。B2_b锁定于Bl_b的先前值，其为O。与SLKl下降沿608处的这些切换操作大致上同时，SLK2的上升沿609和时钟SLK2_b的对应下降沿接通切换门532、528。B0_b值I因此通过开关532传播到Bl_b节点，从而在时间622处将Bl_b切换到I值。关于上文参看SLKl下降沿608所描述的将B2_b锁定到O值，这假设下降沿608使得在Bl_b在时间622处改变为I之前执行切换门530的切断。仍参看图6，接下来，在时钟SLK2的下降沿611和其互补时钟SLK2_b的大致上同时上升沿处对切换门532、528执行(如上文所描述)由607处的相同时钟边沿造成的相同切换操作，而时钟SLKl的大致上同时上升沿610和其互补时钟SLKl_b的大致上同时下降沿对切换门508、530执行(如上文所描述)由606处的相同时钟边沿造成的相同切换操作。切换门508的接通将现在处于O值的SCAN_IN耦合到B0_b节点，从而在623处将B0_b驱动到O值，且切换门530的接通将Bl_b节点耦合到B2_b节点，从而在624处将B2_b驱动到I值。接下来，在时钟SLKl的下降沿612和其互补时钟SLKl_b的大致上同时上升沿处，切断切换门508、530，且在时钟SLK2的大致上同时上升沿611和其互补时钟SLK2_b的大致上同时下降沿处，接通切换门532、528。切换门532的接通将节点B0_b耦合到节点Bl_b，从而在时间625处将Bl_b驱动到O值。假设切换门530的切断在Bl_b在时间625处改变到O值传播到B2_b节点之前执行，那么切换门530的切断将B2_b锁定到其先前值I。仍参看图6，在时钟SLKl的下降沿612和其互补时钟SLKl_b的大致上同时下降沿处，接通切换门508、530，且在时钟SLK2的大致上同时下降沿615和其互补时钟SLK2_b的大致上同时上升沿处，切断切换门532、528。切换门508的接通将仍处于O的SCAN_IN值耦合到节点B0_b，且因此，B0_b保持处于O。切换门530的接通将现在处于O值的Bl_b节点耦合到B2_b节点，从而在时间627处将B2_b驱动到O值。而且，请注意，在图6中，613、614、617、626和628指代上升沿，且616和630指代下降沿。上述扫描时钟定序执行SCAN_IN位I的从左到右通过所述系列的三个邻近可扫描存储单元502、504、506的说明性实例扫描移位。换句话说，所描述的过程使SCAN_IN数据通过所述系列的锁存器512、534、536且作为SCAN_0UT数据输出。可读出SCAN_0UT数据且将其与SCAN_IN进行比较以分析扫描链中的故障，这使用(例如)相关领域的一般技术人员当前众所周知的分析方法来进行分析。此外，如所说明，使用读取晶体管对520、522、524，即耦合到可扫描存储单元502、504,506的端口(图5中未展示)，可以如上文所描述的类似方式读出写入到存储单元502、504,506中的每一者中的数据，以便测试读取端口。如可看到的，当与其中添加单独金属线以测试多端口寄存器堆的每一端口的现有技术相比时，这种技术显著降低了复杂性。此外，如所属领域的技术人员或一般技术人员鉴于本发明将了解，实施例提供快速扫描/测试存储器寄存器而不必识别并剔除具有缺陷存储器寄存器的裸片的能力以及其它特征和益处。如所述人员容易理解，这避免时间和费用且本质上避免必须进行全测试时间的代价，所述代价在将彻底地测试端口和端口交互的情况下可能尤其为昂贵的。此外，如所属领域的技术人员或一般技术人员鉴于本发明将了解，实施例实现使与存储器寄存器相关联的问题与端口相关问题(例如，动态噪声耦合和切换噪声)分离或隔离，以及其它特征和益处。前面所揭示的装置和方法通常经设计并配置为⑶SII和GERBER计算机文件，所述计算机文件存储于计算机可读媒体上。这些文件又被提供到制造处置器，所述制造处置器基于这些文件来制造装置。所得的产品为半导体晶片，所述半导体晶片接着被切割成半导体裸片且包封成半导体芯片。接着在上文所描述的装置中采用所述芯片。在其它特征当中，由根据各种示范性实施例的方法和装置提供的益处和优点是移除对添加假从属锁存器的现有技术需要。这又提供许多次要益处和优点，包括将使存储单元可扫描的芯片区域成本大致减半以及显著减少由于故障从属锁存器引起的错误扫描测试读数。如所属领域的一般技术人员在阅读本发明后将即刻进一步了解，与现有技术相比，根据所描述的实施例的方法和装置需要使扫描数据仅穿过一半数目的锁存器，因为从所述链中移除了假从属锁存器。这又实现以可用现有技术方法、装置和技术执行扫描测试的速度的大约两倍进行扫描测试(至少关于使扫描序列移位通过扫描链所需要的时间)，以及其它益处和优点。
此外，所属领域的一般技术人员在阅读本发明后即刻将了解，可通过根据各种示范性实施例实践获得的设计的简单性消除了对引入用于证明多个读取和写入端口的可测试性的复杂金属线的需要，因为可通过简单地使扫描数据穿过寄存器堆中的每个锁存器来有效地测试寄存器堆。由所描述的实施例提供的各种特征、益处和优点中的另一者在于，可低频率地执行扫描测试，且因此，可缩小切换或传输门(例如，图5实例可扫描寄存器500的切换门508、528、530、532)以提供恰好足以支持低操作频率的驱动强度，因此进一步节省区域。由此特征和益处提供的另外其它优点在于，通过缩小切换门且执行较低频率的扫描测试，可使受测试的装置免于可能由作为高频率测试的特性的高功率信号和大驱动强度引入的故障。如先前在本发明中所描述，参看寄存器堆描述根据各种实施例的特定实例仅用于描述所属领域的一般技术人员在阅读本发明后且在根据所描述的实施例实践后即刻将明白且了解的各种应用的一个说明性实例的目的。举例来说，所揭示的实施例可由需要扫描测试的任何基于锁存器的设计实践且在所述设计内体现，而不限于寄存器堆和存储器阵列。尽管前述揭示内容展示了本发明的说明性实施例，但应注意，可在不脱离由所附权利要求书界定的本发明的范围的情况下在本文中做出各种改变和修改。不需要以任何特定次序执行根据本文中所描述的本发明的实施例的方法权利要求项的功能、步骤和/或动作。此外，虽然可以单数形式来描述或主张本发明的元件，但还预期复数形式，除非明确地陈述限于单数形式。
权利要求
1.一种可扫描寄存器，其包含: 多个存储单元，每一存储单元具有: 扫描输入和扫描输出， 锁存器，其耦合到所述扫描输入，所述锁存器具有锁存器输出，以及 切换门，其耦合到所述锁存器输出，具有用以接收扫描时钟的切换控制输入，且响应于所述扫描时钟，可切换地将所述锁存器输出耦合到所述扫描输出以及将所述锁存器输出从所述扫描输出去耦，其中 所述存储单元中的每一者的所述扫描输出耦合到所述存储单元中的对应下一者的所述扫描输入。
2.根据权利要求1所述的可扫描寄存器，其中所述切换门包括传递晶体管。
3.根据权利要求1所述的可扫描寄存器，其中所述切换门包括具有并联NMOS和PMOS晶体管的传输门。
4.根据权利要求1所述的可扫描寄存器，其中所述切换门包括具有并联NMOS和PMOS晶体管的传输门。
5.根据权利要求1所述的可扫描寄存器，其中所述可扫描存储单元中的至少一者选择性地耦合到读取/写入线。
6.根据权利要求1所述的可扫描寄存器，其中每一存储单元的所述锁存器响应于耦合到所述存储单元的所述扫描输入的给定值而切换到所述给定信号值。
7.根据权利要求6所述的可扫描寄存器，其中每一存储单元的所述锁存器响应于给定值从所述存储单元的所述扫描输入的去耦而锁定到所述给定值。
8.根据权利要求7所述的可扫描寄存器，其中响应于所述扫描时钟切换所述存储单元中的第一者的所述切换门以将其锁存器输出耦合到所述存储单元中的其对应下一者的所述扫描输入，与给定值从所述第一可扫描存储单元的锁存器输入的去耦大致上同时，所述第一存储单元的所述锁存器锁定到所述给定值，且所述存储单元中的所述对应下一者的所述锁存器锁定切换到所述给定值。
9.根据权利要求8所述的可扫描寄存器，其中响应于将经更新的给定值耦合到所述存储单元中的所述第一者的所述扫描输入上，与所述扫描时钟切断所述存储单元中的所述第一者的所述切换门以将其锁存器输出从所述存储单元中的所述对应下一者的所述扫描输入去耦大致上同时，所述存储单元中的所述第一者的所述锁存器切换到所述经更新的给定值，且所述存储单元中的所述对应下一者的所述锁存器锁定于在所述存储单元中的所述第一者的所述切换门的所述切断时位于其扫描输入上的所述给定值。
10.根据权利要求8所述的可扫描寄存器，其中所述存储单元中的所述第一者为寄存器堆的第一存储锁存器，且所述存储单元中的所述对应下一者为所述寄存器堆的第二存储锁存器，其中响应于未接收到所述扫描时钟，所述第一和第二存储锁存器能够进行寄存器读取/写入操作。
11.根据权利要求10所述的可扫描寄存器，其进一步包含产生所述扫描时钟以具有扫描移位周期的扫描时钟产生器，所述扫描移位周期具有与切断所述存储单元中的其对应下一者的所述切换门大致上同时接通所述存储单元中的一者的所述切换门的第一时钟事件，继之以与接通所述存储单元中的所述对应下一者的所述切换门大致上同时切断所述存储单元中的所述一者的所述切换门的第二时钟事件。
12.根据权利要求11所述的可扫描寄存器，其中响应于第一和第二连续扫描移位周期的序列，其中给定值通过所述第一扫描移位周期位于所述存储单元中的所述一者的所述扫描输入上且经更新的给定值通过所述第二扫描移位周期位于所述扫描输入上，在所述第一扫描移位周期的所述第一时钟事件处，所述存储单元中的所述一者的所述锁存器切换到所述给定值，在所述第一切换周期的所述第二时钟事件处，所述一个存储单元的所述锁存器锁定于所述给定值处且所述存储单元中的所述对应下一者的所述锁存器切换到所述给定值，在所述第二移位周期的所述第一时钟事件处，所述一个存储单元的所述锁存器切换到所述经更新的给定值且所述存储单元中的所述对应下一者的所述锁存器锁定于所述给定值处，且在所述第二扫描移位周期的所述第二时钟事件处，所述存储单元中的所述一者的所述锁存器锁定于所述经更新的给定值处且所述存储单元中的所述对应下一者的所述锁存器切换到所述经更新的给定值。
13.根据权利要求11所述的可扫描寄存器，其中所述扫描时钟包括连接到所述一个存储单元的所述切换门的所述控制输入的第一扫描时钟以及连接到所述存储单元中的所述对应下一者的所述切换门的所述控制输入的第二扫描时钟，所述第一扫描时钟和所述第二扫描时钟中的每一者具有上升和下降沿，所述第一时钟事件为所述第一扫描时钟的所述上升沿和所述下降沿中的一者，且所述第二时钟事件为所述第二扫描时钟的所述上升和下降沿中的一者。
14.根据权利要求12所述的可扫描寄存器，其中所述扫描时钟包括连接到所述一个存储单元的所述切换门的所述控制输入的第一扫描时钟以及连接到所述存储单元中的所述对应下一者的所述切换门的所述控制输入的第二扫描时钟，所述第一扫描时钟和所述第二扫描时钟中的每一者具有上升和下降沿，所述第一时钟事件为所述第一扫描时钟的所述上升沿和所述下降沿中的一者，且所述第二时钟事件为所述第二扫描时钟的所述上升和下降沿中的一者，其中所述第一时钟事件为所述第一时钟的所述上升和下降沿中的一者以及所述第二时钟的所述上升和 下降沿中的一者，且所述第二时钟事件为所述第一时钟的所述上升和下降沿中的另一者以及所述第二时钟的所述上升和下降沿中的另一者。
15.根据权利要求14所述的可扫描寄存器，其中所述第一扫描时钟的所述上升和下降沿与所述第二扫描时钟的所述上升和下降沿大致上同时发生，第一切换门和所述第二切换门的所述控制输入用于分别接收所述第一扫描时钟和所述第二扫描时钟，其中所述第二扫描时钟下降沿转变在时间上与所述第一扫描时钟上升沿转变大致上对准，且所述第一扫描时钟下降沿转变在时间上与所述第二扫描时钟下降沿转变大致上对准。
16.—种用于具有输入和输出的第一锁存器和具有输入和输出的第二锁存器的扫描测试的方法，其包含以下步骤: 将给定扫描数据耦合到所述第一锁存器的所述输入，以切换所述第一锁存器以切换到对应于所述给定扫描数据的状态； 将所述给定扫描数据从所述第一锁存器的所述输入去耦以将所述第一锁存器锁定于所述状态处； 在所述第一锁存器锁定于所述状态处时将所述第一锁存器的所述输出耦合到所述第二锁存器的所述输入以将所述第二锁存器切换到所述状态；以及将所述第一锁存器的所述输出从所述第二锁存器的所述输入去耦以将所述第二锁存器锁定于所述状态处。
17.根据权利要求16所述的用于第一锁存器和第二锁存器的扫描测试的方法,其中与所述在所述第一锁存器锁定于所述状态处时将所述第一锁存器的所述输出耦合到所述第二锁存器的所述输入以将所述第二锁存器切换到所述状态大致上同时地执行所述将所述给定扫描数据从所述第一锁存器的所述输入去耦以将所述第一锁存器锁定于所述状态处。
18.根据权利要求16所述的方法，其中所述将给定扫描数据耦合到所述第一锁存器的所述输入以将所述第一锁存器切换到所述状态包含接通所述第一锁存器的所述输入与所述给定扫描数据的给定源之间的切换门。
19.根据权利要求17所述的方法，其中通过切断所述给定扫描数据的给定源与所述输入之间的第一切换门来执行所述将所述给定扫描数据从所述第一锁存器的所述输入去耦，且通过接通所述第一锁存器的所述输出与所述第二锁存器的所述输入之间的切换门来执行所述在所述第一锁存器锁定于所述状态处时将所述第一锁存器的所述输出耦合到所述第二锁存器的所述输入，且其中与所述接通大致上同时地执行所述切断。
20.根据权利要求18所述的方法，其中通过接通所述第一锁存器的所述输出与所述第二锁存器的所述输入之间的切换门来执行所述在所述第一锁存器锁定到所述状态时将所述第一锁存器的所述输出耦合到所述第二锁存器的所述输入。
21.根据权利要求20所述的方法，其中通过切断所述第一锁存器的所述输出与所述第二锁存器的所述输入之间的所述切换门来执行所述在所述第二锁存器切换于所述状态处时将所述第二锁存器的所述输出去耦以将所述第二锁存器锁定于所述状态处。
22.—种用于扫描测试的方法,其包含: a)提供大约N/2个奇数存储单元和大约N/2个偶数可扫描存储单元，所述存储单元中的每一者具有带有锁存器输 入和锁存器输出的锁存器，每一奇数存储单兀的所述锁存器输出选择性地耦合到对应下一个偶数存储单元的所述锁存器输入，且每一偶数存储单元的所述锁存器输出选择性地耦合到对应下一个奇数存储单元的所述锁存器输入； b)产生具有重复周期的扫描时钟，每一周期具有第一时钟事件，继之以第二时钟事件； c)响应于扫描时钟周期的所述第一时钟事件，将所述奇数存储单元中的每一者的所述锁存器输出耦合到其对应下一个偶数存储单元的所述锁存器输入以将其对应下一个偶数存储单元的所述锁存器的状态切换到所述奇数存储单元的所述锁存器的状态，且与所述耦合大致上同时，将所述偶数存储单元中的每一者的所述锁存器输出从其对应下一个奇数存储单元的所述锁存器输入去耦以将所述奇数存储单元的所述锁存器的所述状态锁定于在所述去耦之前的所述锁存器的所述状态处； d)响应于所述扫描时钟周期的所述第二时钟事件，将所述偶数存储单元中的每一者的所述锁存器输出从其对应下一个奇数存储单元的所述锁存器输入去耦以将其对应下一个奇数存储单元的所述锁存器的所述状态锁定到所述偶数存储单元的所述锁存器的所述状态，且与所述去耦大致上同时，将所述奇数存储单元中的每一者的所述锁存器输出耦合到其对应下一个偶数存储单元的所述锁存器输入以将所述偶数存储单元的所述锁存器的所述状态切换到所述奇数存储单元的所述锁存器的所述状态。
23.根据权利要求22所述的用于扫描测试的方法，其进一步通过产生大约M个所述扫描时钟周期以重复c)和d)大约M次来将锁存器状态从所述存储单元中的第一者依序移位通过大约M对所述存储单元，每一对为奇数存储单元与其对应下一个偶数存储单元或偶数存储单元与其对应下一个奇数存储单元中的任一对。
24.根据权利要求23所述的方法，其进一步包含在所述大约M个时钟周期中的至少一者之后读取所述N个存储单元中的至少一者的步骤。
25.根据权利要求24所述的方法，其中所述读取步骤包括将N个可读一位存储单元中的至少一者耦合到多端口寄存器堆的端口。
26.根据权利要求24所述的方法，其中所述N个存储单元为可经由端口存取的寄存器堆的N位寄存器的N个可读一位存储单元，且所述读取步骤包括将所有N个所述可读一位存储单元耦合到所述端口。
27.—种可扫描寄存器,其具有带有锁存器输入和锁存器输出的第一锁存器和带有锁存器输入和锁存器输出的第二锁存器，所述可扫描寄存器包含: 用于将给定扫描数据耦合到所述第一锁存器的所述输入以将所述第一锁存器切换到对应于所述给定扫描数据的状态且用于将所述给定扫描数据从所述第一锁存器的所述输入去耦以将所述第一锁存器锁定于所述状态处的装置；以及 用于在所述第一锁存器锁定于所述状态处时将所述第一锁存器的所述输出耦合到所述第二锁存器的所述输入以将所述第二锁存器切换到所述状态且用于在所述第二锁存器锁定到所述状态时将所述第一锁存器的所述输出从所述第二锁存器去耦以将所述第二锁存器锁定于所述状态处的装置。
28.根据权利要求27所述的可扫描寄存器，其中由所述用于将所述给定扫描数据从所述第一锁存器的所述输入去耦以将所述第一锁存器锁定于所述状态处的装置执行的所述去耦与由所述用于将所述第一锁存器的所述输出耦合到所述第二锁存器的所述输入以将所述第二锁存器切换到所述第一锁存器的所述状态的装置执行的所述耦合大致上同时执行。
29.根据权利要求27所述的可扫描寄存器，其进一步包含用于在所述第一锁存器锁定于所述状态处时读取所述第一锁存器的所述状态的装置。
30.根据权利要求27所述的可扫描寄存器，其进一步包含用于在所述第二锁存器锁定于所述状态处时读取所述第二锁存器的所述状态的装置。
31.根据权利要求30所述的可扫描寄存器，其中所述用于读取的装置将所述第一和第二锁存器中的至少一者耦合到多端口寄存器堆的端口。
32.—种可扫描N位寄存器,其包含: N个一位存储单元，所述存储单元中的每一者具有带有锁存器输入和锁存器输出的一位锁存器，所述N个一位存储单元被布置为大约N/2个偶数存储单元和大约N/2个奇数存储单元，每一偶数存储单元具有来自所述奇数存储单元当中的一个对应下一个奇数存储单元且每一奇数存储单元具有来自所述偶数存储单元当中的对应的一个下一个偶数存储单元; 用于产生具有重复周期的扫描时钟的装置，每一周期具有第一时钟事件，继之以第二时钟事件；第一移位装置，其用于接收所述扫描时钟，且响应于扫描时钟周期的所述第一时钟事件，将所述奇数存储单元中的每一者的所述锁存器输出耦合到其对应下一个偶数存储单元的所述锁存器输入以将其对应下一个偶数存储单元的所述锁存器的状态切换到所述奇数存储单元的所述锁存器的状态，且与所述耦合大致上同时，将所述偶数存储单元中的每一者的所述锁存器输出从其对应下一个奇数存储单元的所述锁存器输入去耦以将所述奇数存储单元的所述锁存器的所述状态锁定于在所述去耦之前的所述锁存器的所述状态处；以及 第二移位装置，其用于接收所述扫描时钟，且响应于所述扫描时钟周期的所述第二时钟事件，将所述偶数存储单元中的每一者的所述锁存器输出从其对应下一个奇数存储单元的所述锁存器输入去耦以将其对应下一个奇数存储单元的所述锁存器的所述状态锁定到所述偶数存储单元的所述锁存器的所述状态，且与所述去耦大致上同时，将所述奇数存储单元中的每一者的所述锁存器输出耦合到其对应下一个偶数存储单元的所述锁存器输入以将所述偶数存储单元的所述锁存器的所述状态切换到所述奇数存储单元的所述锁存器的所述状态。
33.根据权利要求32所述的可扫描N位寄存器，其中响应于接收到所述扫描时钟的大约M个所述周期，由所述第一移位装置和第二移位装置执行的所述耦合和去耦将锁存器状态从所述存储单元中的第一者依序移位通过大约M对所述存储单元，每一对为奇数存储单元与其对应下一个偶数存储单元或偶数存储单元与其对应下一个奇数存储单元中的任一对。
34.根据权利要求33所述的可扫描N位寄存器，其进一步包含用于在所述大约M个时钟周期中的至少一者之后读取所述N个存储单元中的至少一者的读取装置。
35.根据权利要求34所述的可扫描N位寄存器，其中所述读取装置包括用于将所述N个可读一位存储单元中的至 少一者耦合到多端口寄存器堆的端口的装置。
全文摘要
第一锁存器和第二锁存器的扫描测试将给定扫描值耦合到所述第一锁存器的输入以将所述第一锁存器切换到对应于所述扫描值的状态，将所述扫描值从所述第一锁存器去耦以将所述第一锁存器锁定于所述状态处，在所述第一锁存器锁定于所述状态处时将所述第一锁存器的输出耦合到所述第二锁存器的输入以将所述第二锁存器切换到所述状态，且将所述第一锁存器的所述输出从所述第二锁存器的所述输入去耦以将所述第二锁存器锁定于所述状态处。
文档编号G01R31/3185GK103180909SQ201180050743
公开日2013年6月26日 申请日期2011年9月21日 优先权日2010年9月21日
发明者哈里·M·拉奥, 杨赛森, 陈南 申请人:高通股份有限公司