找到连接孔顶部开路的方法
【专利摘要】本发明公开了一种找到连接孔顶部开路的方法，包括：步骤1、芯片开封，去除绝缘层，暴露导电互连线。步骤2、粘附芯片于基板。步骤3、将芯片研磨至关注的连接孔层次。步骤4、电压衬度分析，找出异常连接孔。步骤5、找出导致连接孔顶部开路的真正机理。采用本发明方法，能在不破坏顶部形貌的情况下，找到开路失效的位置。
【专利说明】找到连接孔顶部开路的方法
【技术领域】
[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种找到连接孔顶部开路的方法。
【背景技术】
[0002]在集成电路失效分析领域，电压衬度像经常用于电路的失效分析定位。如图1、2所示，其原理主要为当电子束(离子束)扫描过样品表面时，会与表面产生非弹性碰撞，并放射出一些低能(<50eV)的二次电子。这些电子一般仅能离开表面30nm以内，利用侦测器前端外加几百伏特的电压将这些二次电子吸收，并成像。样品表面的电位会影响二次点子的产率。电位越高放射二次电子量越少，电位越低放射量越多。利用此影像判断连接线/连接孔(金属线，硅栅，接触孔，通孔)的开路或短路。
[0003]在进行接触孔、通孔等连接孔开路失效分析过程中，大部分案例都是在连接孔底部发生开路，其失效分析方式比较简单，就是通过研磨或者反应离子刻蚀，研磨至连接孔，然后采用电压衬度像，找出失效位置并进行断面分析。但是这种方式有个问题，就是对连接孔顶部的开路无能为力，因为研磨过程早已把顶部开路位置研磨掉，线索已经丢失。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种找到连接孔顶部开路的技术解决方案，采用这种方法，可以在不破坏连接孔顶部形貌的情况下，找到开路失效位置。
[0005]为解决上述技术问题，本发明提供的一种找到连接孔顶部开路的方法，包括:
[0006]步骤1、芯片开封，去除绝缘层，暴露导电互连线。
[0007]步骤2、粘附芯片于基板。
[0008]步骤3、将芯片研磨至关注的连接孔层次。
[0009]步骤4、电压衬度分析，找出异常连接孔。
[0010]步骤5、找出导致连接孔顶部开路的真正机理。
[0011]进一步的，步骤2中所述基板为导电材料。
[0012]进一步的，步骤2中所述的基板为铜胶基板或者硅基板。
[0013]进一步的，步骤2中所述基板面大小要比芯片面大。
[0014]进一步的,步骤2中所述的基板面大小为5cm*5cm。
[0015]进一步的，步骤3中所述的电压衬度分析在聚焦离子束机台中进行。
[0016]进一步的，步骤3中所述的电压衬度分析在扫描电子显微镜机台中进行。
[0017]进一步的，步骤5中所述的找出导致连接孔顶部开路的真正机理通过聚焦离子束断面分析实现。
[0018]进一步的，步骤5中所述的找出导致连接孔顶部开路的真正机理通过投影电子显微镜成分分析实现。
[0019]进一步的，步骤2中所述的粘附用材料为导电物质。[0020]进一步的，步骤2中所述的粘附用材料为银胶。
[0021]采用本发明的找到找到连接孔顶部开路的方法，可以在不破坏顶部形貌的情况下，找到开路失效的位置。
【专利附图】
【附图说明】
[0022]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0023]图1是聚焦离子束主动式电压衬度对比示意图；
[0024]图2是投影电子显微镜主动式电压衬度对比示意图；
[0025]图3是本发明找到连接孔顶部开路的方法流程图；
[0026]图4是本发明制样结果示意图；
[0027]图5是本发明制样完成结果示意图；
[0028]图6a是本发明基板接地不意图；
[0029]图6b是本发明电压衬度结果示意图。
【具体实施方式】
[0030]为使贵审查员对本发明的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。
[0031]如图3所示，本发明找到连接孔顶部开路的方法，包括:
[0032]步骤1、芯片开封；具体为去除绝缘层，暴露出金属线以及焊盘等导电互连线。另夕卜，可以选取一个好的样品，作为后续参考。
[0033]步骤2、粘附芯片于基板，具体为粘附用材料需采用导电物质，比如银胶，把芯片固定在基板或者载片上，芯片有电路的一面与基板粘结在一起。芯片正面朝下，方便研磨。基板或者载片必须为导电材料，比如铜胶或者硅基板。基板面大小要比芯片面大，可设计成5cm*5cm大小,或者稍大，以方便手动研磨；如图4所示。
[0034]步骤3、将芯片研磨至关注的连接孔层次，具体为对粘附在基板上的芯片进行研磨，磨掉芯片衬底，直到研磨至关注的连接孔层次；如图5所示。
[0035]步骤4、电压衬度分析，具体为把芯片基板接地，如图6a所示；然后将芯片放入聚焦离子束机台或投影电子显微镜机台，通过电压衬度分析，找出与同类型连接孔的不同点或者直接与好的样品进行比较，找出异常点。如图6b中A所示。
[0036]步骤5、找出导致连接孔顶部开路的真正机理，具体为进行FIB(聚焦离子束)断面分析，或者TEM (投射电子显微镜)成分分析，找出导致连接孔顶部开路的真正机理。
[0037]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种找到连接孔顶部开路的方法，包括: 步骤1、芯片开封，去除绝缘层，暴露导电互连线； 步骤2、粘附芯片于基板； 步骤3、将芯片研磨至关注的连接孔层次； 步骤4、电压衬度分析，找出异常连接孔； 步骤5、找出导致连接孔顶部开路的真正机理。
2.如权利要求1所述的找到连接孔顶部开路的方法，其特征在于:步骤2中所述基板为导电材料。
3.如权利要求2所述的找到连接孔顶部开路的方法，其特征在于:步骤2中所述的基板为铜胶基板或者娃基板。
4.如权利要求1所述的找到连接孔顶部开路的方法，其特征在于:步骤2中所述基板面大小要比芯片面大。
5.如权利要求4所述的找到连接孔顶部开路的方法，其特征在于:步骤2中所述的基板面大小为5cm*5cm。
6.如权利要求1所述的找到连接孔顶部开路的方法，其特征在于:步骤3中所述的电压衬度分析在聚焦离子束机台中进行。
7.如权利要求1所述的找到连接孔顶部开路的方法，其特征在于:步骤3中所述的电压衬度分析在扫描电子显微镜机台中进行。
8.如权利要求1所述的找到连接孔顶部开路的方法，其特征在于:步骤5中所述的找出导致连接孔顶部开路的真正机理通过聚焦离子束断面分析实现。
9.如权利要求1所述的找到连接孔顶部开路的方法，其特征在于:步骤5中所述的找出导致连接孔顶部开路的真正机理通过投影电子显微镜成分分析实现。
10.如权利要求1所述的找到连接孔顶部开路的方法，其特征在于:步骤2中所述的粘附用材料为导电物质。
11.如权利要求10所述的找到连接孔顶部开路的方法，其特征在于:步骤2中所述的粘附用材料为银胶。
【文档编号】G01R31/02GK103576039SQ201210251892
【公开日】2014年2月12日 申请日期:2012年7月20日 优先权日:2012年7月20日
【发明者】马香柏, 曾志敏 申请人:上海华虹Nec电子有限公司