专利名称：用于检测铜互联线是否产生碟形坑的电路版图结构的制作方法
技术领域：
本发明涉及检测评价多层金属布线全局平坦化工艺的电学测量结构领域，更具体的说，涉及用于检测铜互联线在化学机械抛光中是否产生碟形坑的电路版图结构。
背景技术：
当前超大规模集成电路(ULSI)制造已进入到超深亚微米工艺阶段，随着器件尺寸的减小、工作频率的提高，互联线延迟与串扰成为制约整个电路性能的瓶颈。从O. 13 μ m开始直至45nm及以下技术节点，集成电路互联线采用铜(Cu)互联与低介电常数(Low-K)介质工艺，以降低各类寄生效应对电路性能的影响；同时，为获得准确的光刻图形转移进而实现多层布线立体结构，必须保证每层布线的高度全局平整化。采用化学机械抛光(CMP)是解决这一问题的公认最佳方案，铜互联CMP也因而成为ULSI制造过程中备受世界各国关注的 核心技术之一。在低K介质Cu布线的CMP过程中，由于需要对具有不同抛光速率的材料同时抛光，因而容易导致晶圆表面的不平整。其中一类重要的缺陷被称为碟形坑，是指抛光后的Cu线表面出现凹陷，其大小可用介质层与Cu线表面最低点之间的高度差表示。除影响晶圆表面的全局平整度外，碟形坑的出现还会导致互联线厚度偏离理想设计值，从而改变互联线的物理尺寸，表现在电学性能上，将会对互联线的电阻和电容产生较大影响，使得芯片延迟发生变化，情况严重时将导致芯片失效。碟形坑是目前铜布线CMP中亟待解决的关键问题之一，关于碟形坑的检测不仅是分析评价CMP工艺及抛光效果的重要手段，并且已成为铜互联CMP工艺研发中的重要组成部分。从国内外技术查新与文献检索来看，当前有关铜互联CMP的碟形坑检测主要依赖于晶圆Cu布线表面的三维形貌分析，检测设备大多采用表面轮廓仪或原子力显微镜。表 面形貌测量的效果直观可靠，但由于受到所用检测设备自身条件的限制，目前仍存在许多局限与不足之处。基于光学原理的表面轮廓仪扫描速度快，可在短时间内获得晶圆表面较大面积范围内的三维形貌，但其横向及纵向分辨率偏低，逐渐已不适用于90nm以下工艺节点制程的铜互联CMP检测；基于机械接触原理的表面轮廓仪目前纵向分辨率较高，但横向分辨率一般、扫描速度较慢，并且容易导致晶圆表面的损伤；原子力显微镜对样品表面损伤小，分辨率高，但探测范围极为有限，通常可靠的扫描区域只在几十微米以内，目前300mm及480mm已成为硅晶圆大小的主流标准，原子力显微镜检测不仅操作繁琐，且过程复杂，效率低下。
发明内容
针对目前超大规模集成电路铜互联CMP的碟形坑检测技术中存在的局限与不足，为实现可以同时满足探测范围广，准确性高、操作便捷有效的检测要求，本发明提供一种用于测量铜联线是否产生碟形坑的电路版图结构。本发明用于测量铜联线是否产生碟形坑的电路版图结构，采用如下技术方案所述版图结构包括一条折弯结构的铜线和一条设置梳齿的铜线，所述梳齿设置于所述折弯空隙间；折弯结构的铜线两端分别设置两个输入或输出端头，设置梳齿的铜线的两端分别设置输入或输出端头。所有铜线的宽度与大规模集成电路互联线的沟槽深度相同。本发明通过对所述电路版图的铜引线图形进行简单的电学测量，可以获知在化学机械抛光过程结束后铜引线的性能。即通过电学方法检测低K介质中的铜引线在CMP过程中是否产生碟形坑。此方法结构简单，占用版图面积小，便于嵌入版图中，实验测量方便。采用这种电学方法来测量，不受线条尺寸的影响，可以方便地对整个芯片进行测量，很好地验证芯片CMP的均匀性。
图I是本发明的电路版图结构示意图
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步详细描述。如图I所示，在本发明所述版图结构中，包括一条折弯结构的铜线和一条设置梳齿的铜线，所述梳齿设置于所述折弯空隙间；折弯结构的铜线两端分别设置两个输入或输出端头，设置梳齿的铜线的两端分别设置输入或输出端头。所有铜线的宽度与大规模集成电路互联线的沟槽深度相同。目前大规模集成电路互联线是采用大马士革工艺将Cu线镶嵌在低K介质中，从抛光平面的角度来看相当于是在低K材料沟槽中填满Cu形成布线，这里沟槽深度实际上就是指Cu线的厚度。实施例I :折弯结构的铜线为四端结构，可通过开尔文(Kelvin)方法准确测得其电阻值；同时将PAD1、PAD1’、PAD2、PAD2’置于低电平或高电平，而PAD3、PAD3’置于相反电平下，可测得该梳齿结构的电容值。
通过测得的梳齿结构电容值C可按式(I)计算出铜线条的沟槽深度，其中A表示沟槽
深度，4为真空介电常数，《V为低K介质的介电常数，rf为Cu蜿蜓线与Cu梳齿线间的距离，u力Cu蜿蜒线的长度。
, C-dA=---式(I)
e0-er-L
由此可以进一步通过式(2)计算得到铜蜿蜒线的电阻值，其中i 表示铜蜿蜒线电阻，广为Cu的电阻车“为Cu蜿蜒线的长度μ为Cu线的宽度，A为由式(I)计算得出的沟槽深度。R ^式⑵
W- H
如果实测的铜蜿蜒线电阻与该值相近，则表明没有碟形坑产生；如果实测的铜蜿蜒线电阻大于该值，则表明有碟形坑现象的产生。以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等 ，均应包含在本发明的保护范围之内。
权利要求
1.一种用于检测铜互联线是否产生碟形坑的电路版图结构，其特征在于所述版图结构包括一条折弯结构的铜线和一条设置梳齿的铜线，所述梳齿设置于所述折弯空隙间；折弯结构的铜线两端分别设置两个输入或输出端头，设置梳齿的铜线的两端分别设置输入或输出头。
2.如权利要求I所述的用于检测铜互联线是否产生碟形坑的电路版图结构，其特征在于所有铜线的宽度与大规模集成电路互联线的沟槽深度相同。
全文摘要
本发明公开了一种用于检测铜互联线是否产生碟形坑的电路版图结构。本发明所述版图结构包括一条折弯结构的铜线和一条设置梳齿的铜线，所述梳齿设置于所述折弯空隙间；折弯结构的铜线两端分别设置两个输入或输出端头，设置梳齿的铜线的两端分别设置输入或输出端头。采用本发明结构来测量，不受线条尺寸的影响，可以方便地对整个芯片进行测量，很好地验证芯片CMP的均匀性。
文档编号G01B7/26GK102830144SQ20121030831
公开日2012年12月19日 申请日期2012年8月28日 优先权日2012年8月28日
发明者王伟, 刘玉岭, 潘国峰, 王如, 王胜利 申请人:河北工业大学