Tem样品的制备方法
【专利摘要】本发明提供一种TEM样品制备方法，通过预先将保护层覆盖的晶片区域划分成相间隔的多个子区域，对每个子区域进行样品两侧壁的细抛减薄，可以在一次TEM样品制备流程中制备出多个TEM样品，极大地节省了静态存储器等半导体器件的NMOS、PMOS的TEM样品的制备时间。
【专利说明】TEM样品的制备方法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种TEM样品的制备方法。
【背景技术】
[0002]目前，透射电子显微镜(TEM)是电子显微学的重要工具，TEM通常用于检测组成半导体器件的薄膜的形貌、尺寸和特征等。将TEM样品放入TEM观测室后，TEM的主要工作原理为:高能电子束穿透TEM样品时发生散射、吸收、干涉及衍射等现象，使得在成像平面形成衬度，从而形成TEM样品的图像，后续再对所述TEM样品的图像进行观察、测量以及分析。
[0003]现有技术中，聚焦尚子束(FIB)机台可以在整片晶片(wafer)的局部区域完成TEM样品的制备，其过程是将wafer作为样品水平放置在FIB机台的样品台上，从FIB机台的液态金属离子源(一般为镓Ga)中抽取的离子束经过加速、质量分析、整形等处理之后形成具有一定束流和离子束斑直径的聚焦离子束(Ibeam)，聚焦在样品表面轰击wafer的局部区域，从而对wafer进行切割和微细加工，以制备TEM样品。
[0004]如图1所示，现有技术中，在FIB机台上制备TEM样品的方法，用于同时制备逻辑IC电路的NMOS和PMOS的TEM样品，包括:
[0005]步骤S101，提供一晶片，在晶片上表面形成保护层；
[0006]在现有技术中，TEM样品的形成主要是利用聚焦离子束(FIB)的切割作用，为了防止后续的FIB对TEM样品的上表面造成损伤，参考图2A，需要通过I beam (聚焦离子束)和E beam (聚焦电子束)预先在提供的晶片10的上表面镀一层金属钼(Pt)作为保护层11，且保护层11位于预设的TEM样品的上方，沉积的保护层11的分布区域通常为1*5μπι。
[0007]步骤S102，在所述保护层两侧形成两个洞；
[0008]参考图2Β，采用FIB晶片10进行初步切割，在FIB的切割过程中，高压加速的离子束对晶片10和保护层11进行轰击，在保护层11两侧形成两个洞(或凹槽)12、13，大小为5*15 μ m，两个洞12、13之间的部分为包含保护层11的样品。
[0009]步骤S103，在两个洞的底部分别形成U型开口；
[0010]参考图2C，首先定义远离洞底部的样品面为样品表面、在靠近洞底部的样品上先切出一条与样品表面平行的横向开口，该横向开口的长度与凹槽长度相当，隔开了保护层11与晶片10 ;再分别以横向开口的两端作为起点切出两条垂直于横向开口方向的纵向开口。其中，纵向开口的长度要求低于样品的高度，使得切出纵向开口之后，样品仍然连接在晶片10上未脱离。如图2c所示，横向开口和两条纵向开口组合形成U型开口 14。
[0011]步骤S104，从保护层两侧细抛每个洞中靠近样品的侧壁；
[0012]请参考图2D，用I beam分别细切每个洞12、13中靠近样品的侧壁，用E beam观察样品图像，即从样品两侧削薄样品厚度，直到包含保护层11的样品的厚度达到0.1微米以下，以满足作为TEM样品的厚度要求。
[0013]步骤S105，切断样品与晶片的连接部分，取出样品即为TEM样品。
[0014]现有的逻辑集成电路中，NMOS和PMOS的TEM样品是分析静态存储器(SRAM)等半导体器件性能的关键所在，但是按照上述现有的TEM样品制备方法，只能分别制备NMOS和PMOS的TEM样品，非常耗时耗力，影响测试进程。
【发明内容】
[0015]本发明的目的在于提供一种TEM样品的制备方法，可以同时制备两个TEM样品，节约时间成本。
[0016]为解决上述问题，本发明提出一种TEM样品的制备方法，包括以下步骤:
[0017]提供一晶片，在所述晶片上表面形成保护层；
[0018]在所述保护层两侧形成两个洞；
[0019]在所述两个洞的底部分别形成开口 ；
[0020]将所述保护层覆盖的区域划分为多个相互间隔的子区域，在所述两个洞中分别对每个子区域的晶片侧壁细抛；
[0021]切断每个子区域与所述晶片的连接部分，形成多个TEM样品。
[0022]进一步的，所述保护层的材质为钼和/或钨。
[0023]进一步的，所述保护层的形状为长条状。
[0024]进一步的， 所述晶片上表面形成的保护层的长度为5~15μπι。
[0025]进一步的，所述晶片上表面形成的保护层的宽度为0.5^5 μ m0
[0026]进一步的，所述洞的长度至少大于所述晶片上表面形成的保护层的长度。
[0027]进一步的，所述洞的宽度3~ΙΟμπι。
[0028]进一步的,所述TEM样品的厚度小于0.1 μ mo
[0029]进一步的，相邻两个子区域的间隔为0.5~2μπι。
[0030]进一步的，细抛后的相邻两个字区域的同侧侧壁不在同一条直线上。
[0031]进一步的，细抛后的相邻两个字区域的同侧侧壁在同一条直线上。
[0032]进一步的，所述开口为U型开口。
[0033]与现有技术相比，本发明的TEM样品制备方法，通过预先将保护层覆盖的晶片区域划分成相间隔的多个子区域，对每个子区域进行样品两侧壁的细抛减薄，可以在一次TEM样品制备流程中制备出多个TEM样品，极大地节省了静态存储器等半导体器件的NM0S、PMOS的TEM样品的制备时间。
【专利附图】
【附图说明】
[0034]图1是现有技术中TEM样品的制备方法流程图；
[0035]图2Α至2D是现有技术中TEM样品的制备过程中的器件结构俯视图；
[0036]图3是本发明的TEM样品的制备方法流程图；
[0037]图4Α至4Ε是本发明具体实施例的TEM样品的制备过程中的器件结构俯视图。【具体实施方式】
[0038]以下结合附图和具体实施例对本发明提出的TEM样品的制备方法作进一步详细说明。
[0039]请参考图3，本发明提供一种TEM样品的制备方法，包括以下步骤:[0040]S301，提供一晶片，在所述晶片上表面形成保护层；
[0041]S302，在所述保护层两侧形成两个洞；
[0042]S303，在所述两个洞的底部分别形成U型开口；
[0043]S304，将所述保护层覆盖的区域划分为多个相互间隔的子区域，在所述两个洞中分别对每个子区域的晶片侧壁细抛；
[0044]S305,切断每个子区域与所述晶片的连接部分，形成多个TEM样品。
[0045]请参考图4A，在步骤S301中，将晶片40水平放置于FIB机台的样品台上，通过Ibeam (聚焦离子束)和E beam (聚焦电子束)预先在提供的晶片40的上表面形成保护层41，所述保护层41的材质例如是金属钼(Pt)和/或钨(W)，且保护层41位于预设的TEM样品的上方，所述保护层41例如是长条状，所述保护层41的长度为5?15 μ m,例如是5.5 μ m、6ym、6.6ym、7ym、7.5ym、8ym、8.5ym、8.8ym、9ym、9.5ym、10ym、10.5ym、10.8ym、llym、11.5ym、12ym、12.5ym、12.8ym、13ym、13.5ym、13.6ym、14ym、14.4ym、14.5 μ m,宽度为 0.5?5 μ m,例如是 0.6 μ m、0.9 μ m、1.5 μ m、1.8 μ m、2 μ m、2.5 μ m、3 μ m、3.5 μ m、3.6 μ m、4 μ m、4.5 μ m、4.8 μ m。本实施例中，保护层41的分布区域为1*5 μ m。
[0046]参考图4B，本实施例中，在步骤S302中，采用FIB晶片40进行初步切割，在FIB的切割过程中，在和保护层41覆盖的目标TEM样品结构(即保护层41下方的目标厚度的晶片，未图示)相距2微米左右的上下对称区域各用束流范围是6000?8000皮安(pA)的Ibeam轰击形成一个长度至少大于目标TEM样品结构长度，宽度3?10 μ m,例如是3.6 μ m、4 μ m、4.5 μ m、5 μ m、5.5 μ m、6 μ m、6.5 μ m、7 μ m、7.5 μ m、8 μ m、8.5 μ m、9 μ m、9.5 μ m。
为至少露出整个目标TEM样品结构的洞(或凹槽)42、43。两个洞(或凹槽)42、43之间的部分为包含整个目标TEM样品结构的样品。其中，整个目标TEM样品结构的位置在样品制备前已经确定，洞42 (43)截面边缘上两点间的最大距离是洞42 (43)的长度，洞42 (43)截面边缘上两点间的最小距离是洞42 (43)的宽度，若洞的截面为椭圆，则洞的长度为长轴长，，宽度为短轴长；然后，用束流范围是2000?4000pA的I beam分别对称地粗切洞42靠近样品的侧壁部分，使样品厚度减小到I微米左右。本实施例中，经先后两次高压加速的离子束(1-Beam)对晶片40和保护层41进行轰击后，在保护层41两侧形成两个洞(或凹槽)大小为5*15 μ m，两个洞42、43之间的部分为包含目标TEM样品结构的样品。
[0047]参考图4C，在步骤S303中，首先定义远离洞底部的样品面为样品表面、在靠近洞底部的样品上先切出一条与样品表面平行的横向开口，该横向开口的长度与洞(或凹槽)42,43长度相当，隔开了目标TEM样品结构与晶片40 ;再分别以横向开口的两端作为起点，切出两条垂直于横向开口方向的纵向开口。其中，纵向开口的长度要求低于样品的高度，使得切出纵向开口之后，样品仍然连接在晶片40上未脱离，横向开口和两条纵向开口组合形成U型开口 44。
[0048]在步骤S304中，预先将整个保护层下方的晶片划分为多个相互间隔的子区域，接着从两个洞中分别对每个子区域的样品进行两个侧壁进行细抛减薄，直至每个子区域的样品厚度达到0.1 μ m以下。
[0049]请参考图4D，在本发明的一个实施例中，从整个保护层41覆盖的区域中划分出两个相互间隔的子区域，先将束流调整为300?IOOpA范围，用I beam细抛洞(或凹槽)43中一个子区域靠近样品的侧壁，直到在E beam的观察图像中出现该子区域的目标TEM样品结构，继续用束流为300?IOOpA的I beam细抛洞(或凹槽)42中另一个子区域靠近样品的侧壁，直到在E beam的观察图像中出现该子区域的目标TEM样品结构；然后，用束流为300?IOOpA的I beam分别细抛两个子区域靠近样品的另一侧壁，直到处理的子区域的样品厚度达到0.1 μ m以下，这样就获得了两个子区域的目标TEM样品结构41a、41b，本实施例中，两个子区域的同侧侧壁不在同一条直线上,且两个子区域的间隔41c的宽度W为0.5?2 μ m，例如是 0.6 μ m、0.7 μ m、0.75 μ m、0.8 μ m、0.9 μ m、I μ m、1.2 μ m、1.4 μ m、1.5 μ m、1.6 μ m、L 7 μ m、1.8 μ m0
[0050]参考图4E，在本发明的另一个实施例中，从整个保护层覆盖的区域中划分出三个相互间隔的子区域，先将束流调整为300?IOOpA范围，用I beam分别细抛洞(或凹槽)43中每个子区域靠近样品的侧壁，直到分别在E beam的观察图像中出现相应子区域的目标TEM样品结构，继续用束流为300?IOOpA的Ibeam分别细抛洞(或凹槽)42中每个子区域靠近样品的侧壁，直到每个子区域的样品厚度达到0.1ym以下，这样就获得了三个子区域的目标TEM样品结构41a、41b、41e，本实施例中，三个子区域的同侧侧壁在同一条直线上，目标TEM样品结构41a和41b之间的间隔41c、目标TEM样品结构41b和41d之间的间隔41e的宽度可以分别为0.5?2 μ m。
[0051]在步骤S305中，分别切断每个子区域的样品(即目标TEM样品)与晶片的连接部分，取出样品为TEM样品。
[0052]综上所述，本发明的TEM样品制备方法，通过预先将保护层覆盖的晶片区域划分成相间隔的多个子区域，对每个子区域进行样品两侧壁的细抛减薄，可以在一次TEM样品制备流程中制备出多个TEM样品，极大地节省了静态存储器等半导体器件的NMOS、PMOS的TEM样品的制备时间。
[0053]显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种TEM样品的制备方法，其特征在于，包括以下步骤: 提供一晶片，在所述晶片上表面形成保护层； 在所述保护层两侧形成两个洞； 在所述两个洞的底部分别形成开口； 将所述保护层覆盖的区域划分为多个相互间隔的子区域，在所述两个洞中分别对每个子区域的晶片侧壁细抛； 切断每个子区域与所述晶片的连接部分，形成多个TEM样品。
2.如权利要求1所述的TEM样品的制备方法，其特征在于，所述保护层的材质为钼和/或鹤。
3.如权利要求1所述的TEM样品的制备方法，其特征在于，所述保护层的形状为长条状。
4.如权利要求3所述的TEM样品的制备方法，其特征在于，所述保护层的长度为5?15 μ m0
5.如权利要求3所述的TEM样品的制备方法，其特征在于，所述保护层的宽度为0.5?5 μ m0
6.如权利要求1所述的TEM样品的制备方法，其特征在于，所述洞的长度至少大于所述保护层的长度。
7.如权利要求1或6所述的TEM样品的制备方法，其特征在于，所述洞的宽度3?10μ m。
8.如权利要求1所述的TEM样品的制备方法，其特征在于，相邻两个子区域的间隔为0.5?2 μ m。
9.如权利要求1所述的TEM样品的制备方法，其特征在于，所述TEM样品的厚度小于0.1 μ m。
10.如权利要求1所述的TEM样品的制备方法，其特征在于，细抛后的相邻两个字区域的同侧侧壁不在同一条直线上。
11.如权利要求1所述的TEM样品的制备方法，其特征在于，细抛后的相邻两个字区域的同侧侧壁在同一条直线上。
12.如权利要求1所述的TEM样品的制备方法，其特征在于，所述开口为U型开口。
【文档编号】G01N23/22GK103792114SQ201210435237
【公开日】2014年5月14日 申请日期:2012年11月2日 优先权日:2012年11月2日
【发明者】段淑卿, 陈柳, 齐瑞娟, 李明 申请人:中芯国际集成电路制造(上海)有限公司