芯片测试的制造方法
【专利摘要】本发明揭露一种芯片测试机，具有一测试模块，其中测试模块包括一测试盘及一测试基板，运用测试盘上的导体，使芯片测试机的测试基板能一次对齐所有芯片，在同一时间做检测，其减少工艺大量的工时，并增加测试者的收益，亦会对后续产品的进度产生正向效益。
【专利说明】芯片测试机
【技术领域】
[0001]本发明是有关于一种芯片测试机，特别是有关于一种用于大量测试芯片的芯片测试机。
【背景技术】
[0002]近几年来，随着电子科技、网络等相关技术的进步，以及全球电子市场消费水平的提升，个人计算机、多媒体、工作站、网络、通信相关设备等电子产品的需求量激增，带动整个世界半导体产业的蓬勃发展。
[0003]而由一娃晶圆制造成为一集成电路芯片(integrate circuit chip ；IC chip),需耗费多道的工艺，包括:产品设计(IC design)、晶圆制造(Wafer manufacture)、掩膜(Photo mask)制造、IC 封装(Packaging)、测试(Testing)、包装(Assembly),以及外围的导线架制造(Lead-framemanufacture)、连接器制造(Connector manufacture)、电路板制造(Boardmanufacture)等,此一结合紧密的工艺体系,形成现今高科技的结晶。
[0004]在各电子产品中，集成电路芯片被视为其心脏枢纽，因此世界各电子厂对集成电路芯片采购标准也最为严苛。在现下对集成电路芯片需求大增的情况下，供货商除了确保最终测试(final testing)准确无误外,亦必须能够迅速的大量出货。
[0005]请参阅图1,是为先前技术的测试机台示意图。如图1所示,测试机台9包括:一测试机台90，一检选机台92，一进料机构94，一出料机构96 ;在芯片检测时，会将一载满集成电路芯片的测试盘(tray)送入至进料机构94的机器手臂下方，机器手臂前端设有吸嘴，下降机器手臂，即可利用吸嘴吸取料盘中一芯片后，放入检选机台92上多个相邻排列的检测机构，并通过测试机台90测试芯片，来测试芯片电性功能是否正常；待测试完后，再通过出料机构96的机器手臂将芯片吸取回去测试盘中。
[0006]然而，测试盘(tray)上有多个晶粒，以机器手臂吸取至检测机构一一检测，其需耗费大量的工时，在现今对集成电路芯片有大量需求的情况下，其会降低测试者的收益，亦会对后续产品的进度有所影响。
【发明内容】
[0007]本为了解决上述所提到问题，本发明的一主要目的在于提供一种芯片测试机，特别是一种对测试盘上的芯片同一时间做检测，其快速且准确。
[0008]依据上述目的，本发明提供一种芯片测试机，包括:一测试台；一测试模块，包括一测试盘及一测试基板；测试盘，具有一上表面及相对于上表面的一下表面；工艺放置槽，是形成于测试盘的上表面；工艺导体，是贯穿放置槽内，并于放置槽的上表面上形成一上垫接点，于放置槽的下表面上形成一下垫接点；测试基板，具有一上表面及相对于上表面的一下表面，是配置于测试盘下方；工艺检测区，是形成于测试基板的上表面，每检测区是具有工艺检测点，每检测接点是相对于每下垫接点；一连接端，是形成于测试基板的一侧边；一测试座，配置于测试台上，具有一测试端，测试端是与连接端连接；及一检测装置，是与测试座电性连接。
[0009]本发明提供再一种芯片测试机，包括:一测试台；工艺测试模块,每该测试模块包括一测试盘及一测试基板；该测试盘，具有一上表面及相对于上表面的一下表面；工艺放置槽，是形成于测试盘的上表面；工艺导体，是配置于放置槽内，并于放置槽的上表面上形成一上垫接点，于放置槽的下表面上形成一下垫接点；该测试基板，具有一上表面及相对于上表面的一下表面，每测试基板是配置于每测试盘下方；工艺检测区，是形成于测试基板的上表面，每检测区是具有工艺检测点，每检测接点是相对于每下垫接点；一连接端，是形成于测试基板的一侧边；一测试座，配置于测试台上，具有工艺纵向排列的测试端，每测试端是与每测试基板的连接端连接；及一检测装置，是与测试座电性连接。
[0010]本发明所提出的芯片测试机，不仅能对一个测试盘上多个芯片做同一时间检测，亦可对工艺测试盘同一时间做检测，以减少工艺大量的工时，并增加测试者的收益，亦会对后续产品的进度产生正向效益。
【专利附图】
【附图说明】
[0011]为便审查员能对本发明目的、技术特征及其功效，做更进一步的认识与了解，以下结合实施例及附图，详细说明如下，其中:
[0012]图1为先前技术的测试机台示意图。
[0013]图2为本发明的测试台上的测试模块的俯视图。
[0014]图3为本发明的芯片测试机的剖视图。
[0015]图4为本发明的检测芯片的剖视图。
[0016]图5为本发明另一实施例的芯片测试机的剖视图。
【具体实施方式】
[0017]为使本发明的目的、技术特征及优点，能更为相关【技术领域】人员所了解并得以实施本发明，在此配合附图，于后续的说明书阐明本发明的技术特征与实施方式，并列举较佳实施例进一步说明，然以下实施例说明并非用以限定本发明，且以下文中所对照的附图，是表达与本发明特征有关的示意。
[0018]首先，请参阅图2，是为本发明的测试台上的测试模块的俯视图。如图2所示，本发明的芯片测试机上的测试台2包含有一测试模块1，其中包括一测试盘lO(tray)及一测试基板20 ;测试盘10具有一上表面101及相对于上表面101的一下表面103 ;在上表面101上形成工艺放置槽12，每一放置槽12用以放置一个待测芯片50，并于每一放置槽12内配置工艺导体14，每一导体14贯穿放置槽12并于上表面123上形成一上垫接点141 (请参阅图3)，用以接触待测芯片50的导电接脚501 ;同时，导体14于放置槽12的下表面125形成一下垫接点143 (请参阅图3);其中，导体的材质为金属材质(例如:金、铜或镍等)?’另夕卜，在放置槽12边角上配置有至少一个导正件121 (例如:定位柱或凸起物)，其作用是用以导正待测芯片50，使其不会放置歪斜，影响芯片的测试；需说明的是，当待测芯片50在检测时，会以一压置板70压置待测芯片50 (请参阅图4)，因此为避免导正件121影响压置效果，所以导正件121的高度必须比待测芯片50的高度低；而测试盘10的材质为高分子化合物。
[0019]本发明的测试基板20具有一上表面201及相对于上表面201的一下表面203 ;在上表面201上形成工艺检测区22，并于检测区22上具有工艺检测接点221 ;其中，每一检测接点221其位置相对于测试盘10上的每一下垫接点143。此外，测试基板20的一端形成一个连接端24，连接端上形成工艺电性连接的金手指241，每一金手指241通过多条线路(未显示于图中)与每一个放置槽12中的工艺导体14电性连接。在此要说明的是，本实施例以金手指241来说明，但连接端24的连接方式还可以是探针pogopin、夹具或弹片等；另外，本发明的测试基板20上的连接端24是以配置于一侧来做说明，但连接端24其亦可配置于复数边(如:前后端或四边都配置)，本发明不对连接端24的配置加以限定。
[0020]接着，请参阅图3，是为本发明的芯片测试机的剖视图。如图3所示，在待测芯片50要检测时，将每一待测芯片50放置于测试盘10上的每一放置槽12内，使得待测芯片50上的工艺导电接脚501与放置槽12中的导体14电性连接，其中待测芯片50的工艺导电接脚501是接触于导体14的上垫接点141。当待测芯片50已放置于测试盘10上的放置槽12中之后，再将测试盘10放置于测试基板20上方，并使导体14的下垫接点143与测试基板20上的工艺检测接点221接触；之后，再将测试基板20的连接端24与一配置于测试台2上的测试座30的测试端32连接；而测试座30与一检测装置40电性连接，其中，测试座30与检测装置40以导线60有线连接，或者以无线连接的方式连接；其中，检测装置40内有测试程序，主要用以检测放置于测试盘10上的待测芯片50，来测试芯片电性及芯片功能是否正常，以降低成品的不良率，减少制造成本的耗费。此外，在一较佳实施例中，当待测芯片50配置于放置槽12中时，待测芯片50可能会放歪斜，故为使其待测芯片50的放置位置的正确，以确保待测芯片50上的工艺导电接脚501与放置槽12中的导体14电性连接，可以通过放置槽12中配置有至少一个导正件121来使待测芯片50配置在正确位置。
[0021]再接着，请参阅图4，是为本发明的检测芯片的剖视图。如图4所示，在检测时，测试盘10上方会配置有一压置板70，将待测芯片50往下压，并使每一待测芯片50的工艺导电接脚501皆全部电性连接于测试盘10上的每一放置槽12内的工艺上垫接点141 ;而测试盘10上的每一下垫接点143则接触于测试基板20上的每一检测接点221，由此电性连接以检测测试盘10上的每一待测芯片50 ;而其测量结果会经由测试基板20的连接端24传至测试座30，最后传至检测装置40，在其上显示检测结果。另外，在测试基板20上进一步配置一控制元件80，用以控制接收到每一待测芯片50的检测信号。通过连接一整片测试基板20，可在同一时间检测大批芯片，增加检测芯片的数量，减少工艺大量的工时，并增加测试者的收益，亦会对后续产品的进度产生正向效益；此外，在检测时，测试盘10与测试基板20之间可配置一导电胶层(未显示于图中)，用以缓冲测试盘10与测试基板20之间的接触，而此导电胶层内部包含工艺金属传导线，能传导导体14及检测接点221之间的电性测试。
[0022]再接着，请参阅图5，是为本发明另一实施例的芯片测试机的剖视图。如图5所示，在本实施例中，其配置于测试台2上的测试座30具有工艺测试端32、32’、32”…，每一测试端32是以纵向排列的方式配置于测试座30，而每一纵向排列的测试端32用以连接工艺测试基板20、20’、20”…上的金手指241 ;而每一测试基板20的检测方式如上图3所述，在此不再加以赘述。通过连接复数片测试基板20，可在同一时间检测大批芯片，增加检测芯片的数量，以减少工艺大量的工时，并增加测试者的收益，亦会对后续产品的进度产生正向效.、/■
Mo
[0023]本发明检测的待测芯片50的导电接脚501可为接脚、焊垫或锡球，在测试基板20上的检测接点221，其可配合接脚或焊垫的量测，配置相对应的量测点，本发明不加以限定；另外，本发明的待测芯片50可为集成电路芯片(IC)或者其他例如:固态硬盘(SSD)、存储卡(SD、micro SD)等存储器芯片，但本发明不对待测芯片50的类型加以限定。
[0024]虽然本发明以前述的较佳实施例揭露如上，然其并非用以限定本发明，任何熟习本领域技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的权利要求范围所界定的为准。
【权利要求】
1.一种芯片测试机，包括: 一测试台； 一测试模块，包括一测试盘及一测试基板； 该测试盘，具有一上表面及相对于该上表面的一下表面； 工艺放置槽，形成于该测试盘的上表面； 工艺导体，贯穿该放置槽内，并于该放置槽的上表面上形成一上垫接点，于该放置槽的下表面上形成一下垫接点； 该测试基板，具有一上表面及相对于该上表面的一下表面，配置于该测试盘下方；工艺检测区，形成于该测试基板的上表面，每该检测区具有工艺检测点，每该检测接点相对于每该下垫接点； 一连接端，形成于该测试基板的一侧边； 一测试座，配置于该测试台上，具有一测试端，该测试端与该连接端连接；及 一检测装置，与该测试座电性连接。
2.一种芯片测试机,包括: 一测试台； 工艺测试模块，每该测试模块包括一测试盘及一测试基板； 该测试盘，具有一上表面及相对于该上表面的一下表面； 工艺放置槽，形成于该测试盘的上表面； 工艺导体，配置于该放置槽内，并于该放置槽的上表面上形成一上垫接点，于该放置槽的下表面上形成一下垫接点； 该测试基板，具有一上表面及相对于该上表面的一下表面，每该测试基板配置于每该测试盘下方； 工艺检测区，形成于该测试基板的上表面，每该检测区具有工艺检测点，每该检测接点相对于每该下垫接点； 一连接端，形成于该测试基板的一侧边； 一测试座，配置于该测试台上，具有工艺纵向排列的测试端，每该测试端与每该测试基板的该连接端连接；及 一检测装置，与该测试座电性连接。
3.根据权利要求1或2所述的芯片测试机，其中该导体的材质为金属材质。
4.根据权利要求3所述的芯片测试机，其中该金属材质为金、铜或镍。
5.根据权利要求1或2所述的芯片测试机，其中该测试盘与该测试基板之间进一步配置一导电胶层，且该导电胶层内部具有工艺金属传导线。
6.根据权利要求1或2所述的芯片测试机，其中该放置槽内进一步包含至少一导正件。
7.根据权利要求1或2所述的芯片测试机，其中该测试基板进一步包含一控制元件。
8.根据权利要求1或2所述的芯片测试机，其中该检测装置以有线连接的方式连接于该测试座。
9.根据权利要求1或2所述的芯片测试机，其中该检测装置以无线连接的方式连接于该测试座。
10.根据权利要求1或2所述的芯片测试机，其中该连接端为金手指。
【文档编号】G01R31/28GK104181453SQ201310198205
【公开日】2014年12月3日 申请日期:2013年5月24日 优先权日:2013年5月24日
【发明者】陈石矶 申请人:标准科技股份有限公司