三层架构的可配回路全数字式电能质量监测装置及方法
【专利摘要】本发明提供了一种三层架构的可配回路全数字式电能质量监测装置及方法，该可配回路全数字式电能质量监测装置，包括数据处理单元、DSP计算单元、FPGA前置单元，所述数据处理单元与所述DSP计算单元相连，所述DSP计算单元与所述FPGA前置单元相连。本发明的有益效果是：本发明采用三层平台架构以及基于各层平台特性的合理任务分配，提高了数字式电能质量监测装置的数据处理能力，实现了高达每周波512点和最大16回路的电能质量的监测；本发明的重采样技术解决了数字互感器采样时无法跟踪系统基波频率的问题，实现了数字采样的频率跟踪，解决了利用原始数字互感器采样值进行谐波分析时出现的频谱泄露问题以及进行有效值计算是的有效值波动问题。
【专利说明】三层架构的可配回路全数字式电能质量监测装置及方法
【技术领域】
[0001] 本发明涉及电力领域，尤其涉及三层架构的可配回路全数字式电能质量监测装置 及方法。
【背景技术】
[0002] 目前，数字化变电站已经成为电力系统的发展趋势。目前，国内外的研究多集中 在数字化变电站的继电保护及综自部分，专门针对应用于数字化变电站的电能质量监测 系统的研究在国内外并不多见，多数电能质量监测装置也不能接入变电站的合并单元；数 字式电能质量在线监测装置与传统的电能质量装置接入要求不同。在硬件层面应提供对 数字化变电站过程层的ST多模100M光纤以太网接口，在软件层面应该能解析IEC 61850 9-1/2 (对应国标DL/T860-91/92)的数据帧。
[0003] 电子式互感器传输给合并单元的数字采样信号（一般为IEC 60044-7/8标准帧数 据)，合并单元输出的IEC 61850-9-2标准帧数字采样值信号的采样频率较低。目前大部分 电子式互感器标准以200点/周波速率传输采样值到合并单元，合并单元再抽值为80点或 者保持200点输出，所以目前的合并单元大多是80和200这两种输出速率。这样低的采样 率，不能满足电能质量指标的精度要求，电能质量装置相比于保护和计量设备，必须采用高 采样率的数据才能保证装置具有高精度的计算结果。要完成电能质量指标的分析，采样率 最少要达到512点每周波，国内还没有适应高速采样的数字式电能质量分析装置。但是高 速数据采样与解码会对装置负荷产生很大的压力，如果是多回路同时进行监测，那么对装 置要求更高。必须采用合理的架构并根据各层架构的特点合理的分别任务。
[0004] 目前的合并单元都是按照等时间间隔输出数字化采样信号的，这时如果电网频率 发生偏离(譬如偏离到50. 1Hz)，由于无法进行硬件频率跟踪，造成周波采样时间与实际波 形的周波时间不相等，这种情况下如果仍采用常规装置的谐波计算算法，就会发生严重的 频谱泄露，谐波次数越高的计算误差越大，无法做到精确的谐波分析。
【发明内容】
[0005] 为了解决现有技术中的问题，本发明提供了一种三层架构的可配回路全数字式电 能质量监测装置。
[0006] 本发明提供了一种三层架构的可配回路全数字式电能质量监测装置，包括数据处 理单元、DSP计算单元、FPGA前置单元，所述数据处理单元与所述DSP计算单元相连，所述 DSP计算单元与所述FPGA前置单元相连。
[0007] 作为本发明的进一步改进，该可配回路全数字式电能质量监测装置还包括合并单 元，所述FPGA前置单元与所述合并单元连接，所述FPGA前置单元用于对合并单元传输过来 的数据信号进行解码、数据重采样，并上传给所述DSP计算单元； 所述DSP计算单元用于接收所述FPGA前置单元上传的采样数据，利用采样数据完成电 能质量的分析； 所述数据处理单元用于对所述DSP计算单元上传的计算结果完成统计、管理存储、通 信传输、人机交互、以及遥控遥信。
[0008] 作为本发明的进一步改进，所述FPGA前置单元包括二阶巴特沃兹滤波器，通过二 阶巴特沃兹滤波器滤除原始数字采样数据的谐波分量得到基波信号； 对基波信号采样过零点算法确定每周波点数，根据采样点间隔，换算基波周期，然后换 算成基波频率，实现了软件测频； 得到频率之后，判断频率是否偏离工频，如果偏离大于一个阈值，那么对设定时间内的 数据进行二阶牛顿插值； 根据基波频率确定重采样间隔，根据重采样间隔，采样二阶牛顿插值对原始数字采样 值进行重采样。
[0009] 作为本发明的进一步改进，该可配回路全数字式电能质量监测装置能够处理高达 每周波512点的高速采样数据，并最多可同时监测16回路的电能质量。
[0010] 作为本发明的进一步改进，所述数据处理单元分别与存储器、显示器、按键相连； 所述FPGA前置单元与所述合并单元通过光纤以太网连接。
[0011] 作为本发明的进一步改进，所述显示器为彩屏液晶显示器，该可配回路全数字式 电能质量监测装置还包括与所述数据处理单元相连的GPS对时接口。
[0012] 作为本发明的进一步改进，所述数据处理单元与所述DSP计算单元通过内部以太 网相连，所述DSP计算单元与所述FPGA前置单元通过FPGA内部实现的双口 RAM相连。
[0013] 作为本发明的进一步改进，每个FPGA前置单元与一个DSP计算单元组成一个测量 模块，每个测量模块能够进行4个回路的电能质量监测，用户根据现场实际情况进行测量 模块的配置。
[0014] 本发明还提供了一种采用所述可配回路全数字式电能质量监测装置进行数字式 电能质量监测的方法，首先接收原始采样数据包，按照61850 9-2协议对原始采样数据包 进行解码获取原始采样值，然后对原始采样数据进行低通滤波以及过零判断获得基波频 率，根据基波频率多原始采样数据进行重采样，最后把预处理后的数据上传给DSP计算单 元，FPGA前置单元的每个模块都是由触发标志触发，这样分配负荷后能够满足每个FPGA前 置单元在20ms内完成4合并单元4回路24通道的24X 512点原始采样数据的重采样以及 谐波分析。
[0015] 作为本发明的进一步改进，所述FPGA前置单元包括解码模块，所述FPGA前置单元 包括执行如下步骤： 首先当系统接收到有效的9-2报文后，解码模块立即进行一次解码操作，解码后的数 据缓存到FIFO中，然后解码模块进入到空闲状态，等待下一次有效9-2报文到来； 当10个周波的报文数据接收完成后，会触发一次与谐波相关的计算过程，这一系列计 算是并行进行的： 谐波计算之前首先需要进行原始采样数据的重采样，重采样包括两个步骤： 首先为基波频率的测量，通过对FIFO中的原始采样数据进行滤波得到基波信号，基波 信号输入到频率测量模块，频率测量模块采用过零点判断法计算基波频率，这两个模块是 同步工作的； 当频率计算完毕后，锁存频率结果输出，触发插值重采样模块对原始采样数据进行重 采样； 谐波分析模块对重采样后的采样值进行谐波分析，谐波分析完成后，重采样后的采样 值和谐波的计算结果，就从双口 RAM传递给DSP计算单元。
[0016] 本发明的有益效果是：本发明针对数字化变电站的特点和技术要求，采用三层硬 件平台架构和基于每层架构特性的合理任务分配实现了高采样率以及超多回路的电能质 量监测。所述电能质量监测装置能够实现每周波512点以及最多16回路的电能质量监测。 每周波512点的采样率可以满足高次谐波间谐波分析、瞬态等一系列指标的分析。同时进 行16回路96个通道的电能质量监测能够节省用户投资，为用户带来经济价值。在工频突 变情况下，通过重新采样技术根据系统基波频率对原始采样数据进行重采样解决了直接利 用原始采样数据进行谐波分析时的频谱泄露问题。
【专利附图】
【附图说明】
[0017] 图1是本发明的可配回路全数字式电能质量监测装置原理框图。
【具体实施方式】
[0018] 如图1所示，本发明公开了一种三层架构的可配回路全数字式电能质量监测装 置，包括数据处理单元、DSP计算单元、FPGA前置单元，所述数据处理单元与所述DSP计算单 元通过内部以太网相连，所述DSP计算单元与所述FPGA前置单元通过FPGA内部实现的双 口 RAM相连。
[0019] 每个FPGA前置单元与一个DSP计算单元组成一个测量模块，每个测量模块能够进 行4个回路的电能质量监测，一台装置最多可以监测16回路，用户根据现场实际情况进行 测量模块的配置，从而节省用户的电能质量监测成本。
[0020] 本发明可以支持80、200、256、512的目前全部的数字CT/PT的采样率，具有很强的 兼容性。
[0021] 数据处理单元与DSP计算单元相互独立，所述数据处理单元通过以太网与所述 DSP计算单元进行数据交互。
[0022] 本发明的硬件平台为嵌入式硬件平台。
[0023] 该数字式电能质量装置三层结构合理分配了解码、计算和交互的任务负荷，解决 了超多回路，高采样率的实时监测难点。
[0024] 所述FPGA前置单元与所述合并单元通过光纤以太网连接，所述FPGA前置单元用 于对合并单元传输过来的原始采样信号进行解码、重采样。
[0025] 所述FPGA前置单元完成高速采样数字信号的接收、解码、重采样，传统的电能质 量装置模拟通道下也可以做到高速采样。但是数字通道情况下数据源是以太网数据包，必 须按照规约先进行解码，而且以太网数据包的速率很快。装置过程层设备接收61850 9-2 报文。一个合并单元1个回路，12个通道，每次8asdu，每秒的数据吞吐量达到了 12Mb。按 照满负荷接入16个合并单元的话那就是12Mb X 16 = 196Mb。以20ms 512点计算，留给 单次数据处理的时间为1Λ50Χ512) s = 39. 0625 us。如果单CPU既进行解码又进行电能 质量分析就会造成极高的负荷，很可能造成不能及时响应某些计算。本发明将解码和数据 预处理工作放在FPGA中将电能质量分析功能放在DSP计算单元中。
[0026] 该重采样技术解决了数字互感器采样时无法跟踪系统基波频率的问题，实现了数 字采样的频率跟踪，解决了利用原始数字互感器采样值进行谐波分析时出现的频谱泄露问 题以及进行有效值计算是的有效值波动问题。
[0027] 所述FPGA前置单元包括二阶巴特沃兹滤波器，通过二阶巴特沃兹滤波器滤除原 始数字采样数据的谐波分量得到基波信号； 对基波信号采样过零点算法确定每周波点数，根据采样点间隔，换算基波周期，然后换 算成基波频率，实现了软件测频； 得到频率之后，判断频率是否偏离工频，如果偏离大于一个阈值，那么对设定时间内的 数据进行二阶牛顿插值； 根据基波频率确定重采样间隔，根据重采样间隔，采样二阶牛顿插值对原始数字采样 值进行重采样。
[0028] FPGA的架构适合对并行高速数据进行处理，因为它们几个模块都是完全独立的， 并行的。各个模块的工作由自己的触发标志进行触发，完成之后自动进入空闲状态，等待下 一次触发标志到来触发一次计算。
[0029] 首先当系统接收到有效的9-2报文后，解码模块立即进行一次解码操作，解码后 的数据缓存到FIFO中，然后解码模块进入到空闲状态，等待下一次有效9-2报文到来。
[0030] 当10个周波的报文数据接收完成后，会触发一次与谐波相关的计算过程，这一系 列计算是并行进行的： 谐波计算之前首先需要进行原始采样数据的重采样，重采样包括两个步骤： 首先为基波频率的测量，通过对FIFO中的原始采样数据进行滤波得到基波信号，基波 信号输入到频率测量模块，频率测量模块采用过零点判断法计算基波频率，这两个模块是 同步工作的； 当频率计算完毕后，锁存频率结果输出，触发插值重采样模块对原始采样数据进行重 采样。
[0031] 谐波分析模块对重采样后的采样值进行谐波分析。谐波分析完成后，重采样后的 采样值和谐波的计算结果，就从双口 RAM传递给DSP计算功能模块。
[0032] 整个流程概况起来为首先接收原始采样数据包，按照61850 9-2协议对原始采样 数据包进行解码获取原始采样值，然后对原始采样数据进行低通滤波以及过零判断获得基 波频率，根据基波频率多原始采样数据进行重采样。最后把预处理后的数据上传给DSP计 算单元。FPGA前置单元的每个模块都是由触发标志触发，这样分配负荷后可以满足每个 FPGA前置单元在20ms内完成4合并单元4回路24通道的24X 512点原始采样数据的重采 样以及谐波分析。
[0033] 所述DSP BIOS操作系统是TI公司提供的嵌入式操作系统，用于任务调度；所述 DSP计算单元是在DSP BIOS操作系统环境下下进行多任务调度。
[0034] 所述任务包括频率跟踪、数据包异常处理、数据转移、谐波闪变暂态等电能质量计 算工作。
[0035] 所述数据处理单元最后对所述DSP计算单元上传的计算结果完成统计、管理存 储、通信传输、人机交互、以及遥控遥信。
[0036] 重采样是FPGA前置单元另一个重要的任务。
[0037] 完成重采样要完成三个步骤，1.软件滤波2.阈值判断3.插值重采样。首先通过 二阶巴特沃兹滤波器，滤除谐波分量得到基波分量，排除谐波对过零点的干扰，然后对基波 信号采样过零点判断算法计算得到基波频率。
[0038] 判断基波频率是否偏离工频超过一个范围，如果偏离大于一个阈值，那么对设定 时间内的原始采样数据进行二阶牛顿插值重采样，如果偏差很小则跳过插值重采样步骤， 减少系统负荷； 软件测频是重采样的基础，是接下来计算的基础。如果实际频率和工频差距超过了偏 差阈值，则进行下一步处理。因为频率超过这个偏差阈值会对谐波分析和其他电能质量运 算指标分析计算产生严重影响。原始采样数据需要根据基波频率进行重采样。
[0039] 目前的合并单元都是按照等时间间隔输出数字化采样信号的，比如每20ms额定 512点采样，这时如果电网频率发生偏离(譬如偏离到50. 1Hz)，则原始采样信号的512点表 示的是0. 998个周波长度。如果使用这原始的512个点进行谐波分析时就会出现频谱泄露 使谐波分析结果出现误差，不仅如此还会造成有效值波动以及瞬态误动等结果。
[0040] 所述装置的FPGA前置单元在接收缓冲区200ms时间内会接收5120点原始采样数 据，先对这些原始采样数据进行截止频率为75Hz的2阶的巴特沃兹低通滤波得到基波信 号，去除谐波对基波过零点判断的干扰。然后对基波信号采样基波过零判断算法计算200ms 的过零点数，由此得出了每周波点数，然后根据每周波采样点数以及原始采样间隔换算成 实际频率。10周波的频率跟踪计算窗可以减少累积误差，而且这和谐波分析的时间窗长度 一致，谐波分析可以直接利用重采样后的采样数据，减少了任务的重复性。每200ms装置首 先判断频率是否偏离工频，如果偏离大于一个阈值，就会对这200ms的原始采样数据进行 插值重采样。对重采样数据进行谐波分析得到谐波分析结果。
[0041] 假设通过过零点算法得到了每周波含有的原始采样点数是Μ个，要重采样成每周 波Ν个采样点，原始采样间隔与重采样间隔的比例为Ν/Μ。以重采样间隔为单位对第η个原 始采样数据下标进行换算，则第η个重采样点位于重采样之后的Μ/ΝΧη位置。
[0042] 上面所述当频率为50. 1Hz时，每周波510. 98个采样点，重采样成每周 波512点采样序列的话，就重采样间隔与原始采样间隔的比例为0.998。那么重采样 序列f'（0)，f'（l)，f'⑵…f'（5)，f'（6)，f'（7)…映射到原始采样后的序列就是 f(0), f (1X0. 998)，f (2X0. 998)…f'（5X0. 998)，f'（6X0. 998)，f'（7X0. 998)..·。每 个点的下标位置乘以〇. 998倍。二阶牛顿插值需要最近的三个采样点的幅值，以重采样点 f'（5)为例，映射后的原始点下标为4. 99。按照取整的原则，那么最近的采样点为f (4)。 所以按照牛顿向前差值要求需要f (2)，f (3)，f (4)。
[0043] 重采样后的序列η的插值过程为： 1)按照上面描述的方法查找小于且最接近η的3个原始采样值f (X〇)，f (xl)，f (χ2)， 其中x0, xl，x2为原始采样的下标。
[0044] 2)按照下列步骤进行二阶牛顿公式进行插值
【权利要求】
1. 一种三层架构的可配回路全数字式电能质量监测装置，其特征在于，包括数据处理 单元、DSP计算单元、FPGA前置单元，所述数据处理单元与所述DSP计算单元相连，所述DSP 计算单元与所述FPGA前置单元相连。
2. 根据权利要求1所述的可配回路全数字式电能质量监测装置，其特征在于：该可配 回路全数字式电能质量监测装置前端包括合并单元，所述FPGA前置单元与所述合并单元 连接，所述FPGA前置单元用于对合并单元传输过来的数据信号进行解码、数据重采样，并 上传给所述DSP计算单元； 所述DSP计算单元用于接收所述FPGA前置单元上传的采样数据，利用采样数据完成电 能质量的分析； 所述数据处理单元用于对所述DSP计算单元上传的计算结果完成统计、管理存储、通 信传输、人机交互、以及遥控遥信。
3. 根据权利要求2所述的可配回路全数字式电能质量监测装置，其特征在于：所述 FPGA前置单元包括二阶巴特沃兹滤波器，通过二阶巴特沃兹滤波器滤除原始数字采样数据 的谐波分量得到基波信号； 对基波信号采样过零点算法确定每周波点数，根据采样点间隔，换算基波周期，然后换 算成基波频率，实现了软件测频； 得到频率之后，判断频率是否偏离工频，如果偏离大于一个阈值，那么对设定时间内的 数据进行二阶牛顿插值； 根据基波频率确定重采样间隔，根据重采样间隔，采样二阶牛顿插值对原始数字采样 值进行重采样。
4. 根据权利要求2所述的可配回路全数字式电能质量监测装置，其特征在于：该可配 回路全数字式电能质量监测装置能够处理高达每周波512点的高速采样数据，并最多可同 时监测16回路的电能质量。
5. 根据权利要求2所述的可配回路全数字式电能质量监测装置，其特征在于：所述数 据处理单元分别与存储器、显示器、按键相连；所述FPGA前置单元与所述合并单元通过光 纤以太网连接。
6. 根据权利要求5所述的可配回路全数字式电能质量监测装置，其特征在于：所述显 示器为彩屏液晶显示器，该可配回路全数字式电能质量监测装置还包括与所述数据处理单 元相连的GPS对时接口。
7. 根据权利要求1所述的可配回路全数字式电能质量监测装置，其特征在于：所述数 据处理单元与所述DSP计算单元通过内部以太网相连，所述DSP计算单元与所述FPGA前置 单元通过FPGA内部实现的双口 RAM相连。
8. 根据权利要求1所述的可配回路全数字式电能质量监测装置，其特征在于：每个 FPGA前置单元与一个DSP计算单元组成一个测量模块，每个测量模块能够进行4个回路的 电能质量监测，用户根据现场实际情况进行测量模块的配置。
9. 一种采用权利要求1至8任一项所述可配回路全数字式电能质量监测装置进行数 字式电能质量监测的方法，其特征在于，首先接收原始采样数据包，按照61850 9-2协议对 原始采样数据包进行解码获取原始采样值，然后对原始采样数据进行低通滤波以及过零判 断获得基波频率，根据基波频率多原始采样数据进行重采样，最后把预处理后的数据上传 给DSP计算单元，FPGA前置单元的每个模块都是由触发标志触发，这样分配负荷后能够满 足每个FPGA前置单元在20ms内完成4合并单元4回路24通道的24X512点原始采样数 据的重采样以及谐波分析。
10.根据权利要求9所述的方法，其特征在于：所述FPGA前置单元包括解码模块，所述 FPGA前置单元包括执行如下步骤： 首先当系统接收到有效的9-2报文后，解码模块立即进行一次解码操作，解码后的数 据缓存到FIFO中，然后解码模块进入到空闲状态，等待下一次有效9-2报文到来； 当10个周波的报文数据接收完成后，会触发一次与谐波相关的计算过程，这一系列计 算是并行进行的： 谐波计算之前首先需要进行原始采样数据的重采样，重采样包括两个步骤： 首先为基波频率的测量，通过对FIFO中的原始采样数据进行滤波得到基波信号，基波 信号输入到频率测量模块，频率测量模块采用过零点判断法计算基波频率，这两个模块是 同步工作的； 当频率计算完毕后，锁存频率结果输出，触发插值重采样模块对原始采样数据进行重 采样； 谐波分析模块对重采样后的采样值进行谐波分析，谐波分析完成后，重采样后的采样 值和谐波的计算结果，就从双口 RAM传递给DSP计算单元。
【文档编号】G01R31/00GK104280636SQ201410531103
【公开日】2015年1月14日 申请日期:2014年10月10日 优先权日:2014年10月10日
【发明者】曾幼松, 陶宇, 曾伟, 刘丰, 王新华, 刘大川, 文湘晖, 汪治国, 陈新亮, 熊伟, 谢渊, 刘国良, 陈坚, 李雪涛, 郭丹阳, 赵艳, 高晨疑, 陈欣荣 申请人:深圳市中电电力技术股份有限公司