基于fpga的水泥稠度测定仪的制作方法

文档序号:6252125阅读:408来源:国知局
基于fpga的水泥稠度测定仪的制作方法
【专利摘要】本发明公开了一种基于FPGA的水泥稠度测定仪,包括手动操作维卡仪(1),所述手动操作维卡仪(1)一侧设有针入度测量装置(2),所述针入度测量装置(2)包括容栅尺(3)和含有FPGA检测系统的数显表(4),所述数显表(4)可垂直移动地设在容栅尺(3)上,所述容栅尺(3)与手动操作维卡仪(1)的示值板(1.1)连接,所述示值板(1.1)上的指针(1.3)通过联动杆(5)与数显表(4)连接。本发明在手动操作维卡仪原有结构基础上进行技术改造,可以在任意位置清零,并直接数字显示针入度,得到更高精度的实验值,简化实验人员的操作步骤,节约操作时间,提高实验结果精度。
【专利说明】基于FPGA的水泥稠度测定仪

【技术领域】
[0001]本发明属于水泥稠度测量装置领域,具体涉及一种基于FPGA的水泥稠度测定仪。

【背景技术】
[0002]水泥凝结时间是水泥物理性能的重要参数之一。水泥凝结是指水泥加水后拌成水泥标准净浆,由可塑状态转变到具有一定强度的固体状态的过程。水泥失去可塑性的时间叫做初凝时间;水泥开始产生一定强度的时间叫做终凝时间。目前我国采用的标准为GB/T 1346-2001《水泥标准稠度用水量、凝结时间、安定性检验方法》。其中关于标准稠度用水量的测定有如下规定:用直径为1mm的试杆以自由落体状态插入厚度为40mm的水泥净浆,当沉入净浆距底板6mm土 Imm(沉入深度为34mm土 1mm)时,其拌和水量为该水泥的标准稠度用水量。其中关于凝结时间的测定有如下规定:直径为1.13mm的试针以自由落体状态插入厚度为40mm的水泥净衆,当沉入净衆距底板4mm土 Imm (沉入深度为36mm土 1mm)时,水泥达到初凝状态;而当试针沉入试体0.5mm时为终凝状态。
[0003]水泥凝结时间在施工中具有重要意义,初凝时间不宜过早,是为了有足够的时间对混泥土进行搅拌、运输、浇注和振捣。若初凝时间过早,低于30min,这样水泥、河沙、石子就不能充分搅拌,混凝土就不均匀,混凝土凝固后强度不均。这是因为水泥、河沙、石子分离的缘故,水泥与河沙的分离就象人的血液和肌肉的分离,混凝土就会甘枯;水泥与石子的分离就象人的血液与骨骼的分离,混凝土就会瘫痪;河沙与石子分离就好象人长了瘤子,造成混凝土破坏。初凝时间过早还会造成机器设备无法清理,复杂的形状来不急成型,成型后的产品会有分层带;在施工中不能实现远程运输,更谈不上远程浇铸。终凝时间不宜过长是为了使混泥土尽快硬化,拆去1旲板,提闻1旲板周转率,提闻工作闻利率。
[0004]目前,建筑行业的企事业单位使用的水泥标准稠度及凝结时间测定仪,均是采用机械式读刻度数的方式进行测定水泥净浆的标准稠度凝结时间。刻度膜量程为0~ 70mm。在实验操作过程中,初凝时间和终凝时间的测定每15_30min就需要测定一次,并需要把起点刻度和终点刻度进行差值运算,才能得到实验值。该技术存在三点不足:1、由于所需操作次数多,每次需要调节零点,增加了实验人员重复工作量;2、起点刻度和终点刻度的差值记录与运算,延长了实验人员的操作时间;3、精确度只能达到1_。


【发明内容】

[0005]本发明的目的解决上述技术问题,提供一种在手动操作维卡仪原有结构基础上进行技术改造的基于FPGA的水泥稠度测定仪,该测定仪可以在任意位置清零,并直接数字显示针入度,得到更高精度(达到0.01 mm)的实验值,简化实验人员的操作步骤,节约操作时间,提闻实验结果精度。
[0006]为实现上述的目的,本发明的技术方案为:
一种基于FPGA的水泥稠度测定仪,包括手动操作维卡仪,所述手动操作维卡仪一侧设有针入度测量装置,所述针入度测量装置包括容栅尺和含有FPGA检测系统的数显表,所述数显表可垂直移动地设在容栅尺上,所述容栅尺与手动操作维卡仪的示值板连接,所述示值板上的指针通过联动杆与数显表连接。
[0007]以上所述数显表包括设于按钮、显示屏和FPGA检测系统,所述按钮和显示屏均与FPGA检测系统连接。
[0008]以上所述FPGA检测系统包括给各个模块元器件提供电源的电源模块、用于对脉冲信号处理运算的FPGA模块、用于给FPGA模块提供50MHz脉冲信号的时钟电路和用于将脉冲信号转换为数字信号的信号处理电路,所述时钟电路与FPGA模块连接,所述FPGA模块与信号处理电路连接,所述信号处理电路与显示屏连接,所述FPGA模块、信号处理电路和显示屏均与电源模块连接,所述按钮和容栅尺均与FPGA模块连接。
[0009]以上所述容栅尺为设有刻度的容栅传感器。
[0010]本发明的工作原理是:通过容栅尺把机械位移转化成电信号相位角的变化,数显表与指针一同滑动,数显表在移动的过程中,始终与不同的小电极组成差动电容器。数显表相对于容栅尺移动时,电容周期变化,产生的脉冲信号通过含有FPGA芯片的检测系统计算处理得到位移值的变化,并通过显示屏显示出来。
[0011]与现有技术相比,本发明的有益效果为:
1、本发明采用核心元件为FPGA芯片处理器和容栅传感器,FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一,容栅式传感器是在变面积型电容传感器的基础上发展起来的一种新型传感器。它在具有电容式传感器优点的同时,又具有多极电容带来的平均效应,而且采用闭环反馈式等测量电路减小了寄生电容的影响、提高了抗干扰能力、提高了测量精度。
[0012]2、本发明采用FPGA数显表实现直观的数字显示和原有刻度共同对比使用,以较低成本升级原有设备,这也是本发明与需投入较高成本的全自动化或改变绝大部分原有骨架的设计方案不同之处,不必花费过多的财力、物力去改造旧设备或淘汰旧设备,达到物尽其用,节约设备投入开支的目的。
[0013]3、本发明在原有设备上进行改进,若在野外作业数显表出现问题无法工作时,原设备仍旧可以进行操作。

【专利附图】

【附图说明】
[0014]图1为本发明基于FPGA的水泥稠度测定仪的结构示意图;
图2为本发明数显表检测系统的结构示意图;
图3为本发明时钟电路的电路图;
图4为本发明电源模块的电路图;
图5为本发明信号处理电路的电路图。
[0015]附图标记:1_手动操作维卡仪,1.1-示值板,1.2-微调旋钮,1.3-指针,1.4_导杆,1.5-试杆,1.6-试模,1.7-底板,1.8-支座,2-针入度测量装置,3-容栅尺,4-数显表,4.1-按钮,4.2-显不屏,5-联动杆。

【具体实施方式】
[0016]下面结合实施例对本发明作进一步详细的描述,但本发明的实施方式并不局限于实施例表示的范围。
[0017]实施例1:
如图1-5所示,一种基于FPGA的水泥稠度测定仪,包括手动操作维卡仪1,手动操作维卡仪I属于现有设备,手动操作维卡仪I 一侧设有针入度测量装置2,针入度测量装置2包括容栅尺3和含有FPGA检测系统的数显表4,数显表4可垂直移动地设在容栅尺3上,容栅尺3与手动操作维卡仪I的示值板1.1连接,示值板1.1上的指针1.3通过联动杆5与数显表4连接。数显表4包括设于外部的按钮4.1和显示屏4.2,以及设于内部的FPGA检测系统,按钮4.1和显示屏4.2均与FPGA检测系统连接;按钮4.1包括开关按钮(0N/0FF)、清零按钮和读数按钮。FPGA检测系统包括给各个模块元器件提供电源的电源模块、用于对脉冲信号处理运算的FPGA模块、用于给FPGA模块提供50MHz脉冲信号的时钟电路和用于将脉冲信号转换为数字信号的信号处理电路,时钟电路与FPGA模块连接,FPGA模块与信号处理电路连接,信号处理电路与显示屏4.2连接,FPGA模块、信号处理电路和显示屏均与电源模块连接,按钮4.1和容栅尺3均与FPGA模块连接。容栅尺3为设有刻度的容栅传感器。所提到的电源模块、时钟电路、信号处理电路均为本领域常用电路。
[0018]在测定水泥净浆的标准稠度用水量和凝结时间时,图1中示值板1.1刻有两项刻度内容S和P,S项刻度每一格为I毫米;P项刻度为标准稠度用水量,以水泥重量百分数计,通过数显表4所显示的数值进行读数和运算。在需要测定数据时,首先按下开关按钮启动检测系统电源,在任意选定位置按“清零”键作为零点,数显表跟随指针同时滑动,到达被测位置时停止,数显表相对于容栅尺移动时,电容周期变化,产生的脉冲信号通过数显表检测系统计算处理得到位移值的变化,然后按下“读数”按钮,读取显示屏针入度数值,精度为0.0lmm0
[0019]作为本发明的一种变换,可直接采用将容栅尺和数显表替换掉示值板,若数显表检测系统发生意外故障,更换新的检测系统即可。
[0020]上述实施例,仅为对本发明的目的、技术方案和有益效果进一步详细说明的具体个例,本发明并非限定于此。凡在本发明公开的范围之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围之内。
【权利要求】
1.一种基于FPGA的水泥稠度测定仪,包括手动操作维卡仪(1),其特征在于:所述手动操作维卡仪(1) 一侧设有针入度测量装置(2 ),所述针入度测量装置(2 )包括容栅尺(3 )和含有FPGA检测系统的数显表(4),所述数显表(4)可垂直移动地设在容栅尺(3)上,所述容栅尺(3)与手动操作维卡仪(1)的示值板(1.1)连接,所述示值板(1.1)上的指针(1.3)通过联动杆(5 )与数显表(4 )连接。
2.根据权利要求1所述的基于FPGA的水泥稠度测定仪,其特征在于:所述数显表(4)包括设于按钮(4.1)、显示屏(4.2)和FPGA检测系统,所述按钮(4.1)和显示屏(4.2)均与FPGA检测系统连接。
3.根据权利要求2所述的基于FPGA的水泥稠度测定仪,其特征在于:所述FPGA检测系统包括给各个模块元器件提供电源的电源模块、用于对脉冲信号处理运算的FPGA模块、用于给FPGA模块提供50MHz脉冲信号的时钟电路和用于将脉冲信号转换为数字信号的信号处理电路,所述时钟电路与FPGA模块连接,所述FPGA模块与信号处理电路连接,所述信号处理电路与显示屏(4.2)连接,所述FPGA模块、信号处理电路和显示屏均与电源模块连接,所述按钮(4.1)和容栅尺(3)均与FPGA模块连接。
4.根据权利要求1-3中任一项所述的基于FPGA的水泥稠度测定仪,其特征在于:所述容栅尺(3)为设有刻度的容栅传感器。
【文档编号】G01N11/12GK104502233SQ201410745231
【公开日】2015年4月8日 申请日期:2014年12月8日 优先权日:2014年12月8日
【发明者】刘晋宏, 刘湛新, 李水明, 杨志友 申请人:柳州铁道职业技术学院
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1