一种基于fpga的检定脉冲采集比对板的制作方法
【专利摘要】本申请公开了一种基于FPGA的检定脉冲采集比对板，其特征在于该板上集成了检定脉冲整形输入电路(信号调理电路)、检定启停控制电路、FPGA脉冲采集比对模块、数据计算及控制单片机、标准时钟源和通信输出电路。脉冲信号整形输入电路接收来自被检表的被检脉冲信号和标准表的标准脉冲信号，对信号进行调理整形，展宽脉冲输入幅度范围；FPGA在收到启动检定命令后对调理整形后的两列脉冲进行采集计数、以标准时钟对两列整数脉冲进行计时，当检定结束后，通知单片机，在FPGA中读取本次采集结果，然后单片机按照标准计算方法进行计算，计算完成后，通过通信输出电路将结果输出。本实用新型适用于标准表法检定装置高准确度高效率的脉冲采集与比对。
【专利说明】—种基于FPGA的检定脉冲采集比对板
【技术领域】
[0001]本实用新型属于标准表法检定【技术领域】，尤其适合石油石化领域标准表法流量计检定应用场合，具体地，涉及一种基于FPGA的检定脉冲采集比对板。
【背景技术】
[0002]根据国家计量法，用于贸易交接的流量计，优于0.2级的，需要每隔半年检定一次，检定合格后方可继续使用。流量计的检定，根据国家标准有两种方法，一种是静态容积法，一种是标准表法。后者便于实现在线实时检定，具有很多优点，因此是油库发油流量计检定的发展趋势。标准表法要求在被检流量计管线上，串联上一个高准确度的标准流量计(一般要求3倍量值传递，即用于检定被检流量计的标准装置的准确度是被检装置的3倍以上)，在控制系统的作用下，依次将流量调节到一定的瞬时流量点(规定在流量范围内寻找5个流量点)，每个流量点分别进行三次检定(数据采集)，然后进行数据计算，得到被检流量计的重复性和仪表系数。在流量计检定过程中，关键是对被检表和标准表的脉冲采集、计数和比对。如果按照常规方法，两个流量计的脉冲计数都要达到10000个以上，才能达到计数准确度要求(即，万分之一以上的精度)，但是这样就使得检定用油量太大，一次检定过程将不得不更换油罐车，不能做到在线实时检定，检定效率将大大降低。
实用新型内容
[0003]本实用新型的目的，就是利用基于FPGA的硬件架构，解决常规标准表法检定过程中要求输入检定脉冲数量多(一般要求10000个以上)造成检定效率低的问题。采用本实用新型，可使流量计的检定脉冲计数不必达到10000个以上，如，在采用本检定采集板的装置中，对标准表和测量表的脉冲计数能够大大减少(例如2000个左右)，即可达到要求的精度，从而大大缩短了检定时间，节省了检定用油量，提高了检定效率。
[0004]本实用新型的技术方案
[0005]根据本实用新型的实施例，提出了一种基于FPGA的检定脉冲采集比对板，其特征在于，所述检定脉冲采集比对板包括:
[0006]FPGA模块，用于对标准脉冲和被检脉冲进行计数和计时；
[0007]信号调理电路，其连接在所述FPGA模块的前级，用于接收标准脉冲和被检脉冲，并对标准脉冲和被检脉冲进行整形，并将整形后的脉冲信号提供到所述FPGA模块；
[0008]通信电路，其连接到所述FPGA模块和控制模块，用于输出检定结果；
[0009]时钟电路，其连接到所述FPGA模块和所述控制模块，用于提供时钟信号；
[0010]所述控制模块，其连接到所述FPGA模块、所述信号调理电路、所述时钟电路和所述通信电路，用于控制所连接到的上述各部分的工作，以便实现启动检定、脉冲数据采集、计算检定结果、以及检定结果输出。
[0011]根据本实用新型的实施例，所述控制模块为C8051F系列单片机。
[0012]根据本实用新型的实施例，所述FPGA模块的型号为EPM7128。
[0013]根据本实用新型的实施例，所述信号调理电路包括由运算放大器组成的比较器，所述比较器的比较电压为3V，供电电压为24V，所述比较器的输出级采用5V稳压二极管进行限幅，限幅后的脉冲信号进入光电耦合器或施密特触发器进行整形，整形后的脉冲信号分别进入所述FPGA模块的被检脉冲输入端和标准脉冲输入端。
[0014]本实用新型的有益效果
[0015]本实用新型典型应用于标准表法流量计检定领域，采用本实用新型，可以在不影响准确度的情况下使检定脉冲大大减少，对应着检定用油量大大减少，从而大幅提闻了检定效率。本实用新型便于实现实时在线的流量计检定模式，在这种模式下，流量计不再需要从发油管线上拆下，避免了因流量计拆除造成的油气泄漏形成安全隐患、因拆装损害流量计以及检定结果与实际情况不符等问题，提高了检定效率，降低了检定成本。本实用新型结合了 FPGA和单片机的优点，结构紧凑，制造成本较低，配置灵活，可应用于车载移动检定等各种场合。
【专利附图】
【附图说明】
[0016]图1为根据本实用新型的实施例的检定脉冲采集比对板的结构示意图；以及
[0017]图2为根据本实用新型的实施例的检定脉冲采集比对板的检定脉冲采集计时逻辑的示意图。
【具体实施方式】
[0018]下面结合附图和【具体实施方式】对本实用新型的技术方案作进一步具体说明，由此，本实用新型的优点和特点将会随着描述而更为清楚。
[0019]本领域的技术人员能够理解，尽管以下的说明涉及到有关本实用新型的实施例的很多技术细节，但这仅为用来说明本实用新型的原理的示例、而不意味着任何限制。本实用新型能够适用于不同于以下例举的技术细节之外的场合，只要它们不背离本实用新型的原理和精神即可。
[0020]另外，为了避免使本说明书的描述限于冗繁，在本说明书中的描述中，可能对可在现有技术资料中获得的部分技术细节进行了省略、简化、变通等处理，这对于本领域的技术人员来说是可以理解的，并且这不会影响本说明书的公开充分性。
[0021]如图1所示，通过采用FPGA，按照特定规则对输入检定脉冲及标准脉冲进行计数、计时。采用FPGA的优势是，对脉冲采集和计时实现了直接硬件触发，不受程序的影响，因此速度快、准确率高，比用单片机进行脉冲采集更优越。
[0022]图2图解了脉冲采集的规则。具体地，FPGA收到开始检定命令后，从检测到的下一个标准脉冲的上升沿开始，对标准脉冲进行计数和计时，计数设为固定个数为N2(例如，2000)个，同时以标准时钟基准(比如Ius)。对该N2个标准脉冲进行计时(一个脉冲的上升沿到下一个脉冲的上升沿为一个完整脉冲的长度)。
[0023]在标准脉冲开始计时后，FPGA检测到被检脉冲的下一个上升沿(图2中的脉冲I)，同时对被检脉冲开始计数和计时。
[0024]当标准脉冲计数满N2个、即检测到N2个完整脉冲时，计时结果为t2 ( S卩，第I个标准脉冲的上升沿到第(N2+1)个标准脉冲的上升沿之间的时间，其精度超过0.001%)。此后，FPGA在检测到下一个被检脉冲的上升沿(即，第Nm+1个脉冲的上升沿)时，停止被检脉冲的计数和计时，得到被检脉冲的计数值Nm和对应的时长tl，一次检定采集结束。
[0025]单片机读取一次检定采集的结果，并计算得到对应于t2时段内被检脉冲的等价个数N(其为实数)，即
[0026]N = Nm*t2/tl (公式 I)
[0027]这个N就是所得到的相对与现有技术被大为减少的具有足够准确度的被检脉冲数，使用N，就可以计算得到被检表的仪表系数，例如，可通过以下公式来计算仪表系数，其中K为标准表仪表系数。
[0028]被检表仪表系数=(N/N2)*K (公式2)
[0029]一般不同流量计仪表输出脉冲的幅值并不相同，为了扩展本采集比对板的适用性，在FPGA的前级增加了信号调理电路，对输出的脉冲进行整形，这样使得采集比对板可以接受3-24V之间的大部分仪表的脉冲波形。
[0030]在采集比对板上集成通信电路，使计算结果可以通过该通信电路输出到其它需要该结果的设备上。
[0031]整个采集比对板的动作由单片机进行控制，实现启动检定、脉冲采集、计算检定结果、和检定结果输出。
[0032]如图1所示，检定脉冲采集比对板可采用EPM7128FPGA作为核心器件，用于被检脉冲和标准脉冲的采集、计数和计时。
[0033]FPGA对脉冲的计时，以板上所带的标准时钟分频后作为时钟基准进行，可采用IMHz (时基Ius (微秒))，这个时基能够保准常规仪表检定的准确度要求，具体实施时，也可以根据特定情况进行调整。
[0034]在FPGA的前级，采用集成运算放大器，用作比较器作为信号整形电路，比较器的比较电压为3V，供电电压24V，输出级采用5V稳压二极管进行限幅，限幅信号进入光电耦合器(或者选用施密特触发器)整形，整形后的两列信号，分别进入FPGA的被检脉冲输入端和标准脉冲输入端，被FPGA采集。
[0035]例如，选用C8051F单片机进行控制和计算，向FPGA发出开始检定信号，待FPGA完成一次采集后，接收FPGA发出的检定结束信号(通过串口线)，然后在FPGA中读取采集结果(上述两个计数N2、Nm、两个计时tl、t2)，按照公式I对结果进行计算，首先得到被检脉冲相当于标准脉冲t2时段内的精确脉冲数N (实数)。应用N和标准脉冲数N2进行上述计算，就可以得到被检表的仪表系数。经过多次检定，可得到检定的重复性和不确定度。
[0036]板上的标准时钟可同时作为单片机的时钟源。
[0037]最后所应说明的是，以上【具体实施方式】仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。
【权利要求】
1.一种基于FPGA的检定脉冲采集比对板，其特征在于，所述检定脉冲采集比对板包括: FPGA模块，用于对标准脉冲和被检脉冲进行计数和计时； 信号调理电路，其连接在所述FPGA模块的前级，用于接收标准脉冲和被检脉冲，并对标准脉冲和被检脉冲进行整形，并将整形后的脉冲信号提供到所述FPGA模块； 通信电路，其连接到所述FPGA模块和控制模块，用于输出检定结果； 时钟电路，其连接到所述FPGA模块和所述控制模块，用于提供时钟信号； 所述控制模块，其连接到所述FPGA模块、所述信号调理电路、所述时钟电路和所述通信电路，用于控制所连接到的上述各部分的工作，以便实现启动检定、脉冲数据采集、计算检定结果、以及检定结果输出。
2.根据权利要求1所述的检定脉冲采集比对板，其特征在于，所述控制模块为C8051F系列单片机。
3.根据权利要求1所述的检定脉冲采集比对板，其特征在于，所述FPGA模块的型号为EPM7128。
4.根据权利要求1至3中的一个所述的检定脉冲采集比对板，其特征在于，所述信号调理电路包括由运算放大器组成的比较器，所述比较器的比较电压为3V，供电电压为24V，所述比较器的输出级采用5V稳压二极管进行限幅，用于使限幅后的脉冲信号进入光电耦合器或施密特触发器进行整形，并用于使整形后的脉冲信号分别进入所述FPGA模块的被检脉冲输入端和标准脉冲输入端。
【文档编号】G01F25/00GK203837783SQ201420265317
【公开日】2014年9月17日 申请日期:2014年5月22日 优先权日:2014年5月22日
【发明者】张劲广, 王彪, 李秀学, 许斌 申请人:北京瑞赛长城航空测控技术有限公司, 中航高科智能测控有限公司