用于管理具有三模冗余的电路的操作的方法及相关装置与流程

本发明的各种实施例及其实现涉及复制电子部件的操作，该复制电子部件形成具有本领域技术人员已知的三模冗余(首字母缩写为TMR)的电路，并且更具体地涉及用于实施故障检测的复制电子部件的组件的操作。
背景技术：
：晶体管上的或晶体管附近的粒子的影响可能导致集成电路中的寄生电流，这取决于该粒子的电离能力(例如通过线性能量转移(或LET)表征)。实际上，由粒子产生的电荷量对应于在由晶体管控制的逻辑节点的状态改变期间实现的电荷量。这种影响的结果可能是逻辑信号的状态或电平的改变，并且因此可能导致在电路的输出处的错误。为了克服由这种现象产生的错误，已知的解决方案是通过复制产生这种信号的电路来复制该信号。这种冗余允许减少在输出处获得错误信号的概率。实际上，来自相同信号的所有复制信号同时被修改的概率，换句话说，产生这些信号的所有电路同时受到辐射干扰的概率远低于非复制信号受外部辐射影响的概率。以这种方式，对输出处的复制信号的分析允许以更确定的方式恢复无干扰的值。一些活动领域，例如航空航天或医疗领域，需要允许响应的可靠性接近100％的部件的鲁棒性，这种特性比其它因素更重要。一种已知的允许在低物理和经济成本下获得这样的可靠性水平的复制方法包括将信号复制三次，换句话说，在输入处使用三个相同电子部件接收相同数据信号，并且在输出处使用多数表决电路，以便确定输出信号。如前所述，使用多数表决的这些冗余电路可以通过首字母缩写TMR已知。为了监控电子部件，特别是集成电路的电子部件的状态，已知的技术是在集成电路生产线的输出处通过自动测试向量生成器(通常由首字母缩写ATPG表示)执行测试，和/或在某些情况下，在电路操作期间由首字母缩写LBIST(逻辑内建自测试)表示的内建自测试。ATPG是由计算机辅助的用于在输入处寻找测试序列的测试方法，当其被应用于集成电路时，允许集成电路外部的测试设备区分被测试电子电路的正常行为和缺陷行为。产生的测试序列用于在任何使用之前在生产线的结尾测试半导体设备。通常由首字母缩写BIST表示的内建自测试方法是允许硬件或软件系统或包括两者的系统以自主方式执行对其自身的诊断的机制。诊断可以例如以规则的间隔或每当集成电路上电时通过触发自监控电路或者以连续的方式自动触发。这种机制通常在集成电路中找到，因为它允许电路的验证自动进行。LBIST类型的测试是BIST测试的一种形式，其中集成电路被配置为能够在没有计算机或任何其它外部设备的辅助的情况下执行它们自身的操作测试。LBIST类型的测试提供了能够实现测试内部电子电路的优点，该内部电子电路没有允许电路直接连接到诸如ATPG的外部自动化系统的外部连接端子。它还提供了能够在集成电路的使用寿命期间的任何给定时刻触发测试阶段的优点。LBIST测试的原理还基于要被注入到待测试的电子部件中的至少一个测试序列的生成以及对响应于注入的测试序列在部件的输出处获得的信号的分析。主要缺点是，当在操作期间触发LBIST测试阶段时，包含在每个电子部件中的信息均丢失。因此，集成电路不能在测试之后确切地以在测试之前的状态继续其操作。技术实现要素：根据一个实施例及其实现，提供了一种用于管理TMR类型的部件或逻辑电路的操作的方法和架构，允许在集成电路的操作期间执行测试阶段，并且在测试阶段结束时，允许使逻辑部件返回到其在该测试阶段之前的状态。根据一个方面，提供了一种用于管理逻辑部件的操作的方法，该逻辑部件包括多数表决电路和奇数个触发器，至少等于三个，每个触发器具有数据输入、测试输入、测试输出和连接到多数表决电路的输入的数据输出，该方法包括将逻辑部件置于正常操作模式，在正常操作模式中相同的输入信号被递送到每个数据输入，并且该多数表决电路递送输出信号。根据该方面的一个一般特征，该方法包括：a)在正常操作模式之后，将该部件置于测试模式，在测试模式中：逻辑部件的触发器被置于测试模式，例如通过将非零测试控制信号注入到触发器的测试控制输入中，测试信号被注入到被测试的触发器的测试输入中，其它触发器的逻辑状态被冻结，以及由被测试的触发器的测试输出递送的输出信号被分析，然后，b)在测试阶段结束时，使逻辑部件返回到正常操作模式，多数表决电路自动恢复在测试模式启动之前存在的逻辑部件的数据输出上的输出信号的值。通过将测试信号仅注入到逻辑部件的触发器中并通过冻结其它触发器的逻辑状态来测试逻辑部件的触发器。通过在测试阶段期间不启用其它触发器，换句话说，通过不操作其它触发器，来冻结其它触发器的状态。为此，逻辑部件的触发器的时钟被分离，这使得未被测试的触发器的时钟不被启用，并且因此当其它触发器被测试时它们的状态被冻结。假定相对于被测试的唯一触发器处于数值上多数的其它触发器已经保存测试阶段之前的状态，当逻辑部件的正常操作被重新建立时，逻辑部件的先前状态的恢复是自动的。在重新建立逻辑部件的正常操作之后的第一时钟边沿之后，多数表决电路将因此在输出处递送对应于测试阶段被启动之前的逻辑部件的状态的信号。在已经冻结其它触发器的逻辑状态之后并且在分析由测试输出递送的输出信号之前，被测试的触发器可以有利地被重置为正常操作模式，例如通过将零测试控制信号注入到其测试控制输入中，逻辑部件可以被控制，以使得被测试的触发器的输出信号在逻辑部件的输出处被递送，以用于测试连接到逻辑部件的输出的附加逻辑电路的目的，最后，被测试的触发器可以被重置为测试模式，例如通过将非零测试控制信号注入到其测试控制输入中。因此，可以通过附加逻辑电路传播测试信号，本领域技术人员也使用术语“逻辑锥”来表示附加逻辑电路，附加逻辑电路总体包括逻辑块的组件，并且耦合到被测试的逻辑部件的输出。在逻辑锥的输出耦合到被测试的至少一个其它逻辑部件的情况下，该测试信号通过逻辑锥的传播允许将要测试的逻辑锥的逻辑块的正确操作。在逻辑部件的控制之后并且在将被测试的触发器重置到测试模式之前，也可以将时钟周期应用于被测试的触发器。优选地，针对逻辑部件的另一触发器迭代步骤a)和b)，直到逻辑部件的所有触发器都已经被测试。在TMR的情况下，将测试阶段重复三次，随后是恢复阶段，在每个测试阶段中改变测试信号被注入到其中的触发器。以这种方式，总是存在由其它两个触发器组成的多数触发器，其具有在测试阶段之前的状态，通过这一方式以便在每个测试阶段结束时恢复TMR的先前状态，并且每个触发器被测试。有利地，该方法还可以包括，在任何逻辑部件被置于正常操作模式之前，将逻辑部件置于初始测试模式，逻辑部件的触发器在初始测试模式中经由它们的测试输入和它们相应的测试输出串联耦合，通过这一方式以便形成包括测试链输入和测试链输出的触发器的测试链，测试信号被注入到测试链输入中，并且由测试链输出递送的测试输出信号被分析。初始测试模式允许借助ATPG在生产线的结尾进行初始测试。触发器通常联接在它们的测试输入和它们的测试输出之间，用于实现这种故障检测。根据另一方面，提供了一种电子设备，包括逻辑部件，该逻辑部件包括多数表决电路和等于至少三个的奇数个触发器，每个触发器具有数据输入、测试输入、测试输出和连接到所述多数表决电路的输入的数据输出，该装置包括被配置用于将所述部件置于正常操作模式的控制电路，其中相同的输入信号被递送到每个数据输入，并且所述多数表决电路递送输出信号。根据该方面的一般特征，控制电路还被配置为：在正常操作模式之后，将逻辑部件置于测试模式，在测试模式中逻辑部件的触发器被置于测试模式，例如通过将非零测试控制信号注入到其测试控制输入中，测试信号被注入到被测试的触发器的测试输入中，其它触发器的逻辑状态被冻结，并且被测试的触发器的测试输出信号被分析，然后，在测试阶段结束时，将逻辑部件重置回正常操作模式，多数表决电路将在测试模式启动之前存在的输出信号的值自动恢复到逻辑部件的数据输出上。优选地，控制电路包括第一多路复用器，第一多路复用器在其输入处接收来自逻辑部件的触发器的测试输出信号。因此，第一多路复用器允许选择要递送的输出信号，以便传送来自被测试的触发器的测试输出的信号，并且从而在各种类似的逻辑部件之间形成测试链。由此创建的测试链允许测试位序列通过各种联接的逻辑部件传送，使得在测试位序列的注入结束时，测试链的每个逻辑部件的每个被测试的触发器均处于测试的预定状态。控制电路还包括第二多路复用器，第二多路复用器在其输入处接收来自逻辑部件的触发器的数据输出信号和来自多数表决电路的输出信号。因此，第二多路复用器允许来自被测试的触发器的输出信号或者，当逻辑部件处于正常操作模式时，来自多数表决电路的信号被传送。因此，可以在测试阶段期间将来自被测试的触发器的输出信号传送至耦合到输出的附加逻辑电路。在附加逻辑电路在测试模式下在输出处耦合到逻辑部件的情况下，可以进一步检测耦合在被测试的两个逻辑部件之间的附加逻辑电路之一的潜在故障状况。有利地，控制电路还可以被配置用于在将任何逻辑部件置于正常操作模式之前，将逻辑部件置于初始测试模式，在初始测试模式中逻辑部件的触发器经由它们相应的测试输入和测试输出串联耦合，以形成包括测试链输入和测试链输出的触发器的测试链，测试信号被注入到测试链输入中，并且由测试链输出递送的测试输出信号被分析。为此目的，控制电路还可以包括用于从第二触发器开始的所述逻辑部件的每个触发器的附加多路复用器，附加多路复用器用于将逻辑部件置于初始测试模式或者测试模式，每个附加多路复用器在其输入处接收测试信号和来自触发器的测试输出信号，每个触发器的测试输出耦合到与耦合到其输入的触发器不同的触发器的测试输入，使得相同逻辑电路的触发器可以经由它们相应的测试输入和测试输出串联耦合。每个附加的多路复用器允许根据所进行的测试分别是在操作过程中的测试还是借助ATPG的初始测试来直接选择测试信号或来自触发器的测试输出信号。在本发明的一个实施例中，逻辑部件以形成TMR的方式包括三个触发器。附图说明通过研究对非限制性的一个实施例及其实现的详细描述和附图，本发明的其它优点和特征将变得显而易见，其中：图1图示了根据一个实施例的电子设备；图2图示了处于正常操作模式的电子设备；图3图示了处于测试模式的电子设备；图4图示了处于初始测试模式的电子设备。具体实施方式图1示意性地图示了根据本发明的一个实施例的包括逻辑部件2的电子设备1。在该实施例中，逻辑部件2是包括多数表决电路3以及分别标记为4、5和6的第一、第二和第三触发器的TMR。每个触发器4至6均包括接收相同数据信号D的数据输入d和被设计为递送输出信号Q的数据输出q。每个触发器4至6的数据输出q均连接到多数表决电路3的输入。每个触发器4至6均具有分别表示为CLK4、CLK5和CLK6的时钟输入。三个触发器4至6的操作由三个时钟CLK4至CLK6的频率调节。在正常操作模式下，触发器4至6通过在每个时钟边沿将在输入处的数据信号D拷贝到它们的数据输出q上来操作。因此，输出信号Q通常对应于上升时钟沿的结束处的数据信号D。每个触发器4至6还包括被设计为根据测试模式接收测试信号TI或TQ4或TQ5的测试输入ti，被设计为递送得到的测试信号TQ4至TQ6的测试输出tq，以及被设计为接收测试控制信号TE4至TE6以启用触发器的测试模式的测试模式控制输入te。在测试操作模式下，首先加载测试序列。在加载期间，触发器通过在其时钟的每个上升沿将测试输入ti处的测试信号TI拷贝到测试输出tq上来操作。在加载之后，测试输出tq在输出处递送得到的信号TQ，信号TQ的值对应于上升时钟边沿结束处的测试信号TI。应当注意，在该模式中，输出q还拷贝输入ti，以能够将测试序列应用到附加的逻辑电路C(也称为逻辑锥)，逻辑电路C包括一个或多个逻辑模块，可能在输出q处连接到触发器的输出。多数表决电路3包括对应于逻辑部件2的触发器的数目的多个输入。在图1所示的示例中，多数表决电路3(也称为表决器)包括分别耦合到三个触发器4至6的数据输出q的三个输入。表决器3在其输出处递送与来自其输入的多数二进制值对应的输出信号M。因此，当输入处的三个信号中的至少两个信号具有高值时，表决器3递送等于1的高值的输出信号M，否则当表决器3的输入处的三个信号中的至少两个信号具有低值时，表决器3递送等于0的低值的输出信号M。装置1包括被配置用于将TMR2置于正常操作模式或测试模式或初始测试模式的控制电路。控制电路包括用于控制触发器4至6的电路，该电路被设计成将用于测试模式的控制信号TE4至TE6注入到触发器4至6中的每一个。触发器控制电路耦合到TMR2的三个触发器4至6的每个控制输入te，并且为每个触发器4至6递送特定控制信号TE4至TE6。当第一控制信号TE4非零时，第一触发器4被置于测试模式，当第一控制信号TE4为零时，第一触发器4被置于正常操作模式。以类似的方式，当第二控制信号TE5非零时，第二触发器5被置于测试模式，并且当第二控制信号TE5为零时，第二触发器5被置于正常操作模式，当第三控制信号TE6非零时，第三触发器6被置于测试模式，当第三控制信号TE6为零时，第三触发器6被置于正常操作模式。控制电路还包括第一多路复用器7和第二多路复用器8。第一多路复用器7包括分别耦合到TMR2的三个触发器4至6中的每一个的测试输出tq的三个输入。第一多路复用器7包括输出s7，输出s7被设计为根据所接收到的控制信号在输出处递送在输入处接收到的三个信号中的一个信号。第二多路复用器8包括四个输入。第一输入耦合到表决器3的输出，并从表决器3接收输出信号M。其它三个输入分别耦合到TMR2的三个触发器4到6中的每一个的数据输出q。第二多路复用器8包括输出s8，输出s8被设计为根据接收的控制信号在输出处递送在输入处接收的四个信号中的一个信号。第一多路复用器7包括接收控制信号TE4、TE5、TE6的控制输入，控制信号TE4、TE5、TE6对应于用于触发器4至6的测试模式的二进制控制信号TE4至TE6的组合。控制信号允许根据TMR2被设置的模式定义由第一多路复用器7传送的信号。下面的表1提供根据控制信号TE4至TE6的值变化的第一多路复用器7的输出信号S7的值：表1第二多路复用器8包括接收控制信号TE81、TE82的控制输入，控制信号TE81、TE82允许根据TMR2被设置的模式定义由第二多路复用器8传送的信号。下面的表2提供根据控制信号TE81和TE82的值变化的第二多路复用器8的输出信号S8的值：TE81TE82S8000(Q4)011(Q5)102(Q6)113(M)表2控制电路还包括用于注入测试信号TI的电路，该测试信号TI被设计为定义要注入到至少一个触发器4、5或6中的至少一个测试位的序列。测试位的序列包括对应于经由其测试输入和输出ti和tq串联联接的TMR的数目的多个位。在同一集成电路中的若干TMR经由其测试输入和其测试输出串联联接在一起的情况下，测试位的序列对应于联接的TMR的数目。为了将TMR2置于初始测试模式或测试模式中，控制电路还包括第一附加多路复用器9以及第二附加多路复用器10，第一附加多路复用器9的输出耦合到第二触发器5的测试输入ti，第二附加多路复用器10的输出耦合到第三触发器6的测试输入ti。第一附加多路复用器9包括两个输入。表示为0的第一输入直接耦合到用于注入测试信号TI的电路，以及表示为1的第二输入耦合到第一触发器4的测试输出tq。第二附加多路复用器10也包括两个输入。表示为0的第一输入直接耦合到用于注入测试信号TI的电路，以及表示为1的第二输入耦合到第二触发器5的测试输出tq。第一触发器4的测试输入ti仅耦合到用于注入测试信号TI的电路。第一和第二附加多路复用器9和10由相同的控制信号(这里表示为TE4、TE5、TE6)控制。下面的表3提供根据控制信号TE4至TE6的值变化的来自第一附加多路复用器9的输出信号S的值：表3下面的表4提供根据控制信号TE4至TE6的值变化的来自第二附加多路复用器10的输出信号S的值：表4控制电路被配置用于启动TMR2的各种操作模式。因此，控制电路可以在制造之后在正常模式下的任何操作之前，直接将TMR2切换到初始测试模式。它还可以在正常操作模式之后将TMR2切换到正常操作模式或者测试模式。图2至图4是图1的复制，但是以粗体标识在由设备1的控制电路控制的TMR2的各种操作模式期间实现的电子电路。在图2中，用于管理TMR2的操作的设备1以正常操作模式示出。在正常操作模式中，相同的数据信号D被递送到三个触发器4至6的每个数据输入d。三个时钟CLK4至CLK6被同步，以便在正常操作模式下同时操作。因此，在下一个时钟沿处，触发器4至6均将数据输入d处的数据信号D的值拷贝到数据输出q上。因此，具有最初在触发器4至6的输入处的数据信号D的值的数据输出信号Q针对三个触发器4至6中的每一个在表决器3的输入处被接收。然后多数表决电路3在输出处递送对应于输入处的多数二进制值的输出信号M，该输出信号M应当对应于最初在触发器4至6的输入处的数据信号D的值，在这种情况下，触发器4至6中最多一个触发器是有缺陷的。第二多路复用器8由控制电路以如下方式控制，以传送在在图中所示的第二多路复用器8中编号为3的第三输入处接收的信号(即来自表决器3的输出信号M)。因此在第二多路复用器8的输出s8处递送的信号在三个触发器中的至少两个没有缺陷的情况下对应于触发器4至6的数据输出信号Q，这是触发器4至6的输入处的数据信号D。因此，数据信号可以被传送到形成逻辑锥C的一个或多个逻辑电路。在图3中，示出了在正常操作模式之后的测试模式中用于管理TMR2的操作的设备1。控制电路被配置用于在正常操作模式之后将TMR2置于测试模式，在测试模式中测试信号TI被注入到第一触发器4的测试输入ti中。第一触发器4是在该测试模式下被测试的唯一触发器。为此，用于控制触发器的电路注入对应的控制信号TE4至TE6，以仅将第一触发器4置于测试模式，并且使另外两个触发器5和6保持正常操作。为此，第二和第三控制信号TE5和TE6为零，而第一控制信号TE4为非零。在后面两个测试模式中，将相继测试第二触发器5和第三触发器6。在测试第一触发器4的第一测试模式中，通过禁用它们的时钟CLK5和CLK6来冻结第二触发器5和第三触发器6的逻辑状态。在使用包括有效输入的触发器的情况下，被递送到该输入的信号允许触发器的操作在该信号为非零时被启用，或者允许当该信号为零时其当前状态被冻结。使第一触发器4在其时钟CLK4的上升时钟边沿操作，使得测试输出tq拷贝测试输入ti上的数据值，以将测试值加载到第一触发器4中。因此，在上升时钟边沿的结尾处，如果第一触发器没有缺陷，则来自第一触发器4的输出信号TQ4具有在上升时钟边沿之前在测试输入ti上存在的测试信号TI的位的值。应当注意，在时钟边沿的结尾处，第一触发器4的数据输出Q也已将测试信号TI的值拷贝到测试输入ti上，使得第一触发器4的数据输出Q不再具有来自测试之前的值。因此，触发器4不再处于与测试之前相同的状态。在测试模式中，第二多路复用器8允许来自被测试的触发器(这里是第一触发器4)的输出信号Q被传送。因此，可以在测试阶段期间将来自被测试的触发器的输出信号传送到例如在输出处耦合的逻辑锥C的附加逻辑电路。因此，可以进一步检测耦合在被测试的两个TMR之间的逻辑锥C的逻辑电路之一的可能的错误状态。为了同时测试连接到TMR2的输出q的逻辑锥C，一旦测试序列已经借助由ti和tq组成的链而被加载，则通过将第一零控制信号TE4施加到第一触发器4的控制输入te，被测试的触发器4被切换到正常操作模式。来自第一触发器4的时钟边沿CLK4随后被施加，以通过连接到被测试的触发器的输出q的逻辑锥C的附加逻辑电路传播测试序列。第二多路复用器8已经借助控制信号TE81、TE82以如下方式被配置，其输出接收来自被测试的触发器(在当前情况下为第一触发器4)的输出信号Q4。在时钟的上升边沿的结尾处，在逻辑锥C的输出处耦合的TMR的被测试的触发器已经获得了由测试序列通过逻辑锥C的传播而产生的其输入d的值。随后通过将非零控制信号TE4施加到其控制输入te，将第一触发器4设置回测试模式，并且随后经由第一多路复用器7通过恢复输出测试信号TQ4来分析输出测试信号TQ4。为此，第一多路复用器7接收被设计为选择耦合到第一触发器4的测试输出tq的输入的控制信号。然后，在测试阶段结束时，控制电路发送命令，使得以如下方式再次将TMR2置于正常操作模式，以恢复测试之前的TMR2的状态。第一多路复用器7允许以如下方式选择要递送的输出信号，以传送来自被测试的触发器4的测试输出tq的信号TQ，并且从而获得测试操作的结果，或者在几个类似的TMR之间形成测试链。通过在测试模式之后立即在正常操作模式的时钟边沿上启用TMR，多数表决电路3自动恢复在启动测试模式之前存在的来自TMR2的输出信号的值。这是由于未被测试的其它两个触发器5和6具有相同的值，因为它们的状态在测试模式期间已经被冻结。由此创建的测试链允许测试位序列通过各种联接的逻辑部件传送，使得在测试位序列的注入结束时，测试链的每个逻辑部件的每个被测试的触发器均处于测试的预定状态。为了测试TMR2的第二触发器5和连接到其输出q的逻辑锥C，将命令发送到第一附加多路复用器9，以便能够传送在第二触发器5的测试输入ti上接收到的测试信号TI。第二触发器5是在该测试模式中被测试的唯一的触发器。为此，用于控制触发器的电路仅将用于启用测试模式TE的信号注入到第二触发器5中，其它两个触发器4和6保持正常操作。另外两个触发器4和6的逻辑状态通过禁用它们的时钟CLK4和CLK6被冻结。以相同的方式，为了测试TMR2的第三触发器6，将命令发送到第二附加复用器10，以便能够传送在第三触发器6的测试输入ti上接收的测试信号TI，第三触发器6是在该测试模式中被测试的唯一的触发器。为此，用于控制触发器的电路仅将用于启用测试模式TE的信号注入到第三触发器6中，其它两个触发器4和5保持正常操作。其它两个触发器4和6的逻辑状态通过禁用它们的时钟CLK4和CLK5被冻结。图4图示了用于在正常操作模式中TMR2的任何操作之前在初始测试模式中管理TMR2的操作的设备1。控制电路被配置用于在将TMR2置于正常操作模式之前，首先将TMR2置于初始测试模式，其中TMR2的触发器4至6经由它们相应的测试输入ti和测试输出tq以如下方式串联耦合，以形成包括测试链输入和测试链输出的触发器的测试链。为了实现测试链，将命令发送到第一附加多路复用器9，以将来自第一触发器4的测试输出tq的信号传送到第二触发器5的测试输入ti，并且命令被发送到第二附加多路复用器10以将来自第二触发器的测试输出tq的信号传送到第三触发器6的测试输入ti。在初始测试模式中，ATPG连接到用于管理TMR的操作的装置1。然后，ATPG产生至少一个测试位序列并经由测试电路信号将其注入到测试链的输入中，即注入到第一触发器4的测试输入ti中。然后，测试信号经由测试链在触发器中传播。一旦已经注入了整个测试序列，通过将零信号TE4到TE6施加到触发器4到6的控制输入te来重新启用操作模式，并且触发器4到6在操作模式中的时钟边沿上操作。然后，通过将非零信号TE4至TE6施加到触发器4至6的控制输入te来重新启用测试模式，并且分析由测试链输出(即通过第三触发器6的测试输出tq)的测试输出信号。在例如其中几个TMR经由它们的输入和它们的测试输出一个接一个地联接的情况下，测试序列可以包括多于三个比特位。因此，该设备允许在集成电路期间实现测试阶段，并且允许逻辑部件在测试阶段结束时被重置为其在该测试阶段之前的先前状态。该装置还提供了以常规方式借助ATPG实现初始测试阶段的可能。当前第1页1 2 3