基于低功率高分辨率振荡器的电压传感器的制作方法

文档序号:11160453
基于低功率高分辨率振荡器的电压传感器的制造方法与工艺

领域

本公开的各方面一般涉及电压感测,并且尤其涉及电压传感器。



背景技术:

存在减小移动设备的电源电压以降低功耗的趋势。然而,降低电源电压增加了电压跌落(例如,因功率门控引起)和噪声(例如,因时钟切换引起)的问题。电压跌落可导致设备中的逻辑故障和/或该设备意外地关闭。

就此而言,电压传感器可被集成在芯片上以监视芯片上各个位置处的电源电压。来自传感器的电压读数可被用于例如通过标识指示芯片中的故障的电压波形来调试芯片。该电压读数还可被用于自适应时钟计时以防止电源电压变得过低。在本申请中,当供电电压下降到电压阈值以下时,电路(例如,中央处理单元(CPU))的时钟频率可被减小(节流)以增大供电电压。该电压读数还可被用于验证设备的功率分配网络(PDN)的模型是准确的。

概述

以下给出对一个或多个实施例的简化概述以提供对此类实施例的基本理解。此概述不是所有构想到的实施例的详尽综览,并且既非旨在标识所有实施例的关键性或决定性要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要以简化形式给出一个或多个实施例的一些概念以作为稍后给出的更加具体的说明之序。

根据第一方面,本文描述了一种电压传感器。该电压传感器包括耦合到正被感测的电压的压控振荡器,以及多个转变检测器,其中这些转变检测器中的每一个转变检测器被耦合到该振荡器上的不同位置,并且其中这些转变检测器中的每一个转变检测器被配置成在一时间段上对相应位置处的转变的数目进行计数。该电压传感器还包括配置成将来自转变检测器的转变的数目相加以生成与该电压大致成比例的输出值的加法器。

第二方面涉及一种用于感测电压的方法。该方法包括:将电压输入到压控振荡器;在一时间段上对振荡器上的多个不同位置中的每一个位置处的转变的数目进行计数;以及将不同位置的转变的数目相加以生成与该电压大致成比例的输出值。

第三方面涉及一种用于感测电压的设备。该设备包括:用于将电压输入到压控振荡器的装置;用于在一时间段上对该振荡器上的多个不同位置中的每一个位置处的转变的数目进行计数的装置;以及用于将不同位置的转变的数目相加以生成与该电压大致成比例的输出值的装置。

第四方面涉及一种包括电压传感器和电压管理设备的系统。该电压传感器包括:耦合到正被感测的电压的压控振荡器;以及多个转变检测器,其中这些转变检测器中的每一个转变检测器被耦合到该振荡器上的不同位置,并且其中这些转变检测器中的每一个转变检测器被配置成在一时间段上对相应位置处的转变的数目进行计数。该电压传感器还包括配置成将来自转变检测器的转变的数目相加以生成与电压大致成比例的输出值的加法器。该电压管理设备被配置成基于输出值估计电压,并且基于所估计的电压来调节电路的工作频率。

为能达成前述及相关目的,这一个或多个实施例包括在下文中充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或多个实施例的某些解说性方面。但是,这些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种,并且所描述的实施例旨在涵盖所有此类方面及其等效方案。

附图简述

图1示出了根据本公开的实施例的电压传感器。

图2示出了根据本公开的实施例的转变检测器的示例性实现。

图3是解说根据本公开的实施例的电压传感器的示例性波形的标绘。

图4示出了根据本公开的另一实施例的转变检测器的示例性实现。

图5是解说根据本公开的另一实施例的电压传感器的示例性波形的标绘。

图6示出了根据本公开的实施例的包括多个转变检测器的电压传感器。

图7示出了包括根据本公开的实施例的电压传感器的系统。

图8示出了根据本公开的实施例的电压波形测量的示例。

图9是根据本公开的实施例的用于感测电压的方法的流程图。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述,而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而,对于本领域技术人员将显而易见的是,没有这些具体细节也可实践这些概念。在一些实例中,以框图形式示出众所周知的结构和组件以避免湮没此类概念。

存在减小移动设备的电源电压以降低功耗的趋势。然而,降低电源电压增加了电压跌落(例如,因功率门控引起)和噪声(例如,因时钟切换引起)的问题。电压跌落可导致设备中的逻辑故障和/或该设备意外地关闭。

就此而言,电压传感器可被集成在芯片上以监视芯片上各个位置处的电源电压。来自传感器的电压读数可被用于例如通过标识指示芯片中的故障的电压波形来调试芯片。该电压读数还可被用于自适应时钟计时以防止电源电压变得过低。在本申请中,当供电电压下降到电压阈值以下时,电路(例如,中央处理单元(CPU))的时钟频率可被减小(节流)以增大供电电压。该电压读数还可被用于验证设备的功率分配网络(PDN)的模型是准确的。

图1示出了根据本公开的实施例的电压传感器110。电压传感器110包括压控振荡器120、和转变检测器140。振荡器120被耦合到正被测量的电压。例如,振荡器120可被耦合到电源轨115以测量对应的供电电压Vdd,如图1中所示。

在一个实施例中,振荡器120可以是包括耦合成延迟链的奇数个反相器125(1)-125(m)的环形振荡器,其中每个反相器由供电电压Vdd来偏置。延迟链中的最后一个反相器125(m)的输出被耦合到延迟链中的第一反相器125(1)的输入以形成闭环。这使得振荡器120按照作为供电电压Vdd的函数的频率进行振荡。振荡器120的频率可由下式给出:

fosc=KvddVdd (1)

其中,fosc是振荡器120的频率,并且Kvdd是振荡器120的电压对频率系数。如式(1)中所示,振荡频率fosc在特定电压范围上近似为供电电压Vdd的线性函数。

式(1)中的振荡频率可如下通过在时间上对振荡频率进行积分来转换成作为供电电压Vdd的函数的相位:

其中T是参考时钟信号的一个循环,并且θ[n]是在时间nT处以弧度计的振荡器120的相位。振荡器120在一个时钟循环上的相位可如下通过取时间nT处的相位θ[n]与时间(n-1)T处的相位θ[n-1]之差来确定:

θ[n]-θ[n-1]=2πKvddVddT (3)。

在式(3)中,Vdd表示一个时钟循环上的平均供电电压。由此,振荡器120在一个时钟循环上的相位与供电电压Vdd通过因子2πKvddT相关。这种关系可被用于从电压传感器110的输出估计供电电压Vdd,如以下进一步讨论的。

转变检测器140被配置成检测在参考时钟信号(标示为“CLK”)的一个循环上振荡器120的输出(标示为“Osc_Out”)处的转变(上升沿和/或下降沿)的数目。参考时钟信号提供了稳定时间参考以用于对检测到的转变进行计数,如以下进一步讨论的。例如,时钟信号可以通过锁相环(PLL)和/或晶体振荡器来生成。

在一个实施例中,转变检测器140检测振荡器输出Osc_Out处的上升沿和下降沿两者。在该实施例中,检测到的转变可以是上升沿或下降沿。上升沿可对应于从低逻辑状态(逻辑0)到高逻辑状态(逻辑1)的转变,而下降沿可对应于从高逻辑状态(逻辑1)到低逻辑状态(逻辑0)的转变。在另一实施例中,转变检测器140仅检测振荡器输出Osc_Out处的上升沿。由此,在该实施例中,每个检测到的转变是上升沿。

转变检测器140的输出(标示为“Q[n]”)指示一个时钟循环(周期)上检测到的转变的数目。对于转变检测器140检测上升沿和下降沿两者的实施例,输出Q[n]指示一个时钟循环上检测到的上升沿和/或下降沿的数目。在该实施例中,转变检测器140的输出Q[n]对应于一个时钟循环上的经量化相位πQ[n]。这是因为一个振荡循环对应于相位2π,并且毗邻转变被分隔开约半个振荡循环。作为结果,每个检测到的转变对应于从前一检测到的转变的相位增加π。

在该实施例中,对应于转变检测器140的输出的经量化相位πQ[n]可由下式给出:

πQ[n]=(θ[n]-φ[n])-(θ[n-1]-φ[n-1]) (4)

其中θ[n]是时间nT处的实际相位,θ[n-1]是时间(n-1)T处的实际相位,φ[n]是因量化而导致的时间nT处的相位误差,以及φ[n-1]是因量化而导致的时间(n-1)T处的相位误差。相位误差是因实际相位是连续的而经量化相位πQ[n]将相位量化为0或π的倍数的事实而导致的。式(4)可如下来重新安排:

πQ[n]=(θ[n]-θ[n-1])-(φ[n]-φ[n-1]) (5)。

将式(3)中的关于θ[n]-θ[n-1]的表达式代入式(5)中并且除以π得到:

对式(6)取Z变换得到:

由此,转变检测器140的输出与一个时钟周期上的平均供电电压Vdd通过因子2KvddT相关,具有经一阶整形的量化误差φ(z)。作为结果,转变检测器140的输出Q[n]可被用于基于式(6)来估计供电电压Vdd,具有某种程度的量化误差。

对于转变检测器140仅检测上升沿的实施例,输出Q[n]指示一个时钟循环上检测到的上升沿的数目。在该实施例中,转变检测器140的输出Q[n]对应于一个时钟循环上的经量化相位2πQ[n]。这是因为一个振荡循环对应于相位2π,并且毗邻上升沿被分隔开约一个振荡循环。作为结果,在该实施例中,每个检测到的转变(即,检测到的上升沿)对应于从前一检测到的转变(即,前一检测到的上升沿)的相位增加2π。

在该实施例中,对应于转变检测器140的输出的经量化相位2πQ[n]可由下式给出:

2πQ[n]=(θ[n]-φ[n])-(θ[n-1]-φ[n-1]) (8)

其中θ[n]是时间nT处的实际相位,θ[n-1]是时间(n-1)T处的实际相位,φ[n]是因量化而导致的时间nT处的相位误差,以及φ[n-1]是因量化而导致的时间(n-1)T处的相位误差。式(8)可如下来重新安排:

2πQ[n]=(θ[n]-θ[n-1])-(φ[n]-φ[n-1]) (9)

将领会,式(9)中的相位误差可具有与式(5)中的相位误差不同的值,因为量化是不同的。将式(3)中的关于θ[n]-θ[n-1]的表达式代入式(9)中并且除以2π得到:

对式(10)取Z变换,得到:

由此,在该实施例中,转变检测器140的输出与一个时钟循环上的平均供电电压Vdd通过因子KvddT相关,具有经一阶整形的量化误差φ(z)。作为结果,转变检测器140的输出Q[n]可被用于基于式(10)来估计供电电压Vdd,具有某种程度的量化误差。

图2示出了根据本公开的实施例的转变检测器240的示例性实现。在该实施例中,转变检测器240是能够在一个时钟循环(周期)期间检测至多达一个转变(上升沿或下降沿)的一位转变检测器。

转变检测器240包括第一锁存器245(例如,D触发器)、第二锁存器250(D触发器)、和XOR门260。第一锁存器245具有耦合到振荡器120的输出Osc_Out的输入(标示为“D”)、耦合到时钟信号的时钟输入、和输出(标示为“Q”)。第二锁存器250具有耦合到第一锁存器245的输出的输入(标示为“D”)、耦合到时钟信号的时钟输入、和输出(标示为“Q”)。第一锁存器245的输出被耦合到XOR门260的第一输入,而第二锁存器250的输出被耦合到XOR门260的第二输入。XOR门260被配置成在第一和第二锁存器245和250的输出处的逻辑状态是不同的情况下输出逻辑1,并且在第一和第二锁存器245和250的输出处的逻辑状态是相同的情况下输出逻辑0。XOR门260的输出提供了转变检测器240的输出。

在一个方面,第一锁存器245被配置成在时钟信号的每个上升沿上锁存振荡器输出Osc_Out处的逻辑状态。第一锁存器245在其输出处输出每个被锁存的逻辑状态直至时钟信号的下一上升沿(输出每个被锁存的逻辑状态达约一个时钟循环)。第二锁存器250被配置成在时钟信号的每个上升沿上锁存第一锁存器245的输出处的逻辑状态。第二锁存器250在其输出处输出每个被锁存的逻辑状态直到时钟信号的下一上升沿。

第一锁存器245在时钟信号的上升沿上锁存振荡器输出Osc_Out处的逻辑状态的时间与被锁存的逻辑状态出现在第一锁存器245的输出处的时间之间存在短延迟。作为结果,当第二锁存器250在时钟信号的上升沿上锁存第一锁存器245的输出处的逻辑状态时,该逻辑状态对应于由第一锁存器245在时钟信号的前一上升沿上锁存的振荡器输出Osc_Out处的逻辑状态。由此,第二锁存器250的输出比第一锁存器245的输出滞后一个时钟循环。

因此,如果在一时钟循环(周期)期间在振荡器输出Osc_Out处存在转变,则第一和第二锁存器245和250的输出处的逻辑状态是不同的。该转变可以是上升沿或下降沿。因为XOR门260在第一和第二锁存器245和250的输出处的逻辑状态是不同的情况下输出逻辑1,所以XOR门260在该时钟循环期间在振荡器输出Osc_Out处存在转变的情况下输出逻辑1。如果在该时钟循环期间在振荡器输出Osc_Out处不存在转变,则第一和第二锁存器245和250的输出处的逻辑状态是相同的。因为XOR门260在第一和第二锁存器245和250的输出处的逻辑状态是相同的情况下输出逻辑0,所以XOR门260在时钟循环期间在振荡器输出Osc_Out处不存在转变的情况下输出逻辑0。

由此,转变检测器240的输出Q[n]在时钟循环期间检测到转变(上升沿或下降沿)的情况下等于1,而在时钟循环期间没有检测到转变的情况下等于0(假定在时钟循环期间存在不超过一个转变)。在该实施例中,转变检测器240能够在时钟循环期间检测一个转变,其中检测到的转变可以是上升沿或下降沿。由此,在该实施例中,检测到的转变对应于相位π,而转变检测器240的输出Q[n]对应于经量化相位πQ[n]。作为结果,转变检测器240的输出Q[n]与供电电压Vdd通过因子2KvddT相关,具有量化误差,如以上讨论的式(6)中所示。因为该实施例中的转变检测器240在时钟循环期间检测至多达一个转变,所以转变检测器240将振荡器120在一个时钟循环上的相位量化为0或π。在该实施例中,振荡器120的电压对频率系数Kvdd和/或时钟信号的周期可被选择以使得在一个时钟循环期间在感兴趣的电压范围(正被测量的电压范围)上发生不超过一个转变。

图3是解说根据本公开的实施例的振荡器输出Osc_Out、时钟信号CLK、第一锁存器245的输出(标示为“Q1[n]”)、第二锁存器250的输出(标示为“Q1[n-1]”)、和转变检测器240的输出Q[n]的示例性波形的标绘。在该示例中,在第一时钟循环302期间,振荡器输出Osc_Out处的逻辑状态为逻辑1。在第二时钟循环304期间,振荡器输出Osc_Out从逻辑1转变320到逻辑0(下降沿)。这使得第一锁存器245在第三时钟循环306期间输出逻辑0。第二锁存器250在第三时钟循环306期间输出逻辑1,因为第二锁存器250的输出比第一锁存器245的输出滞后一个时钟循环。作为结果,转变检测器240在第三循环306期间输出逻辑1,指示检测到转变。

在第四时钟循环308期间,振荡器输出Osc_Out从逻辑0转变340到逻辑1(上升沿)。这使得第一锁存器245在第五时钟循环310期间输出逻辑1。第二锁存器250在第五时钟循环310期间输出逻辑0,因为第二锁存器250的输出比第一锁存器245的输出滞后一个时钟循环。作为结果,转变检测器240在第五循环310期间输出逻辑1,指示检测到转变。在该实施例中,转变检测器240针对检测到的转变输出逻辑1,无论该转变是上升沿还是下降沿。如图3中所示,在第二时钟循环304期间发生振荡器输出Osc_Out处的转变320的时间与该转变被转变检测器240检测到的时间之间存在延迟。这是因为转变检测器240直至第三时钟循环306的上升沿才检测到转变。该延迟导致与该延迟大致成比例的相位误差345。该延迟越长,该相位误差越大。例如,如果该延迟约等于振荡循环的1/10,则该相位误差可约为2π/10。该相位误差对应于以上讨论的式(5)中的相位误差。换言之,相位误差是因转变检测器240能够检测到在第二时钟循环304期间发生的转变320、但不能够检测到在第二时钟循环304内发生转变320的时间的事实而导致的。作为结果,转变检测器240不能够确定转变320与第三时钟循环306的上升沿(即,转变检测器240检测到该转变的时间)之间的相位。

类似地,在第四时钟循环308期间发生振荡器输出Osc_Out处的转变340的时间与该转变被转变检测器240检测到的时间之间存在延迟。该延迟导致与该延迟大致成比例的相位误差350。

图4示出了根据本公开的另一实施例的转变检测器440的示例性实现。在该实施例中,转变检测器440是能够在一个时钟循环(周期)期间检测至多达三个转变的两位转变检测器。

转变检测器440包括计数器430、第一3位锁存器445、第二3位锁存器450、和减法器460。计数器430具有耦合到振荡器输出Osc_Out的输入,并且被配置成对振荡器输出Osc_Out处的上升沿的数目进行计数。在一个方面,计数器430可以是能够从0计数到7的3位计数器。计数器430可以在每次计数器430检测到振荡器输出Osc_Out处的上升沿时递增计数。当该计数达到7时,计数器430针对下一上升沿翻转回到计数0。计数器430从3位输出432输出计数。

第一锁存器445具有耦合到计数器430的输出432的3位输入(标示为“D”)、耦合到时钟信号的时钟输入、和3位输出(标示为“Q”)。第二锁存器450具有耦合到第一锁存器445的输出的3位输入(标示为“D”)、耦合到时钟信号的时钟输入、和3位输出(标示为“Q”)。减法器460具有耦合到第一锁存器445的输出的第一3位输入和耦合到第二锁存器450的输出的第二3位输入。减法器460被配置成确定第一和第二锁存器445和450的输出之差,并且输出该差作为转变检测器440的输出。

在一个方面,第一锁存器445被配置成在时钟信号的每个上升沿上锁存来自计数器430的计数。第一锁存器445在其输出处输出每个被锁存计数直至时钟信号的下一上升沿(输出每个被锁存的逻辑状态达约一个时钟循环)。第二锁存器450被配置成在时钟信号的每个上升沿上锁存第一锁存器445的输出处的计数。第二锁存器450在其输出处输出每个被锁存计数直至时钟信号的下一上升沿。在该实施例中,计数是3位值,如以上所讨论的。

在时钟信号的每个上升沿上,第一锁存器445锁存来自计数器430的当前计数,而第二锁存器450锁存由第一锁存器445在时钟信号的前一上升沿上锁存的计数。作为结果,由第一和第二锁存器445和450输出的计数之差对应于由计数器430在一个时钟循环上检测到的上升沿的数目。由此,减法器440的输出提供了在一个时钟循环上振荡器输出Osc_Out处的检测到的上升沿的数目。

在一个方面,减法器460具有2位输出。由此,在该方面,转变检测器440的输出Q[n]具有0到3的范围,并且可因此在一个时钟循环上检测振荡器输出Osc_Out处的至多达三个上升沿。因为在该实施例中转变检测器440仅检测上升沿,所以转变检测器440的输出Q[n]对应于经量化相位2πQ[n],其中振荡器120在一个时钟循环上的相位针对等于0的Q[n]量化为0、针对等于1的Q[n]量化为2π、针对等于2的Q[n]量化为4π、以及针对等于3的Q[n]量化为6π。作为结果,转变检测器240的输出Q[n]与供电电压Vdd通过因子KvddT相关,具有量化误差,如以上讨论的式(10)中所示。在该实施例中,振荡器120的电压对频率系数Kvdd和/或时钟信号的周期可被选择以使得在一个时钟循环期间在感兴趣的电压范围上发生不超过三个上升沿。

图5是解说根据本公开的实施例的振荡器输出Osc_Out、计数器430的输出、时钟信号CLK、第一锁存器445的输出Q1[n]、第二锁存器450的输出Q1[n-1]、和转变检测器440的输出Q[n]的示例性波形的标绘。在该示例中,计数器430在第一时钟循环502期间输出计数0。在第二时钟循环504期间,计数器430对振荡器输出Osc_Out处的三个上升沿进行计数并且输出计数3。这使得第一锁存器445在第三时钟循环506期间输出计数3。第二锁存器450在第三时钟循环506期间输出计数0,因为第二锁存器450的输出比第一锁存器445的输出滞后一个时钟循环。作为结果,转变检测器440在第三时钟循环506期间输出值3,对应于经量化相位6π。

在第三时钟循环506期间,计数器430对振荡器输出Osc_Out处的两个上升沿进行计数并且将计数增大到5。这使得第一锁存器445在第四时钟循环508期间输出计数5。第二锁存器450在第四时钟循环508期间输出计数3,因为第二锁存器450的输出比第一锁存器445的输出滞后一个时钟循环。作为结果,转变检测器440在第四时钟循环508期间输出值2,对应于经量化相位4π。

在第四时钟循环508期间,计数器430对振荡器输出Osc_Out处的三个上升沿进行计数并且输出计数0。这是因为计数器430针对第四时钟循环508期间的第二上升沿达到其计数限制7,并且针对第四时钟循环508期间的第三上升沿翻转回到计数0。在第五时钟循环510期间,第一锁存器445输出计数0,而第二锁存器450输出计数5。在该实例中,减法器460可被配置成识别出因为来自计数器430的计数翻转,所以来自第二锁存器450的计数大于来自第一锁存器445的计数,并且相应地计算来自第一和第二锁存器445和450的计数之差。作为结果,减法器460在第五时钟循环510期间输出值3,对应于经量化相位6π。

图4中的电压传感器410允许振荡器120对于给定电压范围和时钟循环具有比图2中的电压传感器210更宽的频率范围(调谐范围)。这是因为图2中的转变检测器240将振荡器120限于在一个时钟循环期间产生不超过一个转变(上升沿或下降沿)的频率范围,而图4中的转变检测器440将振荡器120限于在一个时钟循环期间产生不超过三个上升沿的大得多的频率范围。因为图4中的电压传感器410允许振荡器120的更宽的频率范围,所以对于给定电压范围和时钟循环,电压传感器410允许振荡器120的电压对频率系数Kvdd更高。更高的电压对频率系数Kvdd增大了振荡器频率对于供电电压Vdd的灵敏度,提供了更高的电压分辨率。

尽管图4中的电压传感器410提供了比图2中的电压传感器210更高的电压分辨率,但是电压传感器410的电压分辨率对于许多应用(例如,测量电压波形)可能仍然过低。这是因为转变检测器440在一个时钟周期上仅检测至多达三个上升沿,并且作为结果,将振荡器120在一个时钟循环上的相位量化为四个值(例如,0、2π、4π和6π)之一。

转变检测器140的电压分辨率可以通过增大一个时钟循环的长度并且增大转变检测器140能够在一个时钟循环上检测的转变的数目来增大。然后,增大一个时钟循环的长度降低了电压传感器110的时间分辨率,其可使电压传感器不适于测量快速电压瞬态和/或高频电压噪声(例如,千兆赫范围中的电压噪声)。这是因为电压传感器110针对每个时钟循环的输出对应于该时钟循环上的平均供电电压Vdd。作为结果,增大时钟循环的长度增大了供电电压Vdd被平均的时间,由此降低了时间分辨率。

电压传感器110的电压分辨率可通过相对于时钟信号的频率增大振荡器120的频率并且增大转变检测器140能够在一个时钟循环上检测的转变的数目来增大而不降低时间分辨率。与该办法有关的问题是为了提供足以测量快速电压瞬态和/或高频电压噪声的时间分辨率,时钟信号的频率可能已经相对较高。因为时钟频率已经较高,所以可能难以使振荡器120的频率足够高于时钟频率以达成期望电压分辨率。例如,振荡器120的频率可被用于制造电压传感器110的工艺技术限制。

就此而言,图6示出了根据本公开的实施例的能够在比图2和4中的电压传感器210和410更低的振荡频率处达成高电压分辨率和高时间分辨率的电压传感器610。这是因为电压传感器610检测振荡器120上的多个位置而不是一个位置处的转变,如以下进一步讨论的。

电压传感器610包括振荡器120、N个转变检测器140(1)到140(N)、和加法器620。每个转变检测器140(1)到140(N)可使用图2中的转变检测器240或图4中的转变检测器440来实现。然而,将领会,转变检测器140(1)到140(N)并不限于这些示例。

每个转变检测器140(1)-140(N)接收时钟信号CLK并且被耦合到振荡器120上的不同位置。例如,每个转变检测器140(1)-140(N)可被耦合到振荡器120中的不同反相器125(1)-125(m)的输出,如图6中所示。在该示例中,反相器的数目可以等于转变检测器的数目。作为结果,每个转变检测器140(1)-140(N)检测振荡器120上的不同位置处的转变。

对于每个时钟循环,每个转变检测器140(1)-140(N)输出该时钟循环上在相应位置处检测到的转变的数目(标示为“Q[n]”)。加法器620将转变检测器140(1)-140(N)的输出Q[n]相加,并且输出得到的总和(标示为“Out[n]”)作为电压传感器610的输出。由此,电压传感器610的输出Out[n]是一个时钟循环上在振荡器120上的不同位置处检测到的转变的总数。输出Out[n]可被称为指示该时钟循环上检测到的转变的数目的计数值。

电压传感器610的输出Out[n]提供了比每个转变检测器140(1)-140(N)的输出Q[n]更精细的相位量化。例如,如果每个转变检测器140(1)-140(N)仅检测上升沿并且提供经量化相位2πQ[n](如以上所讨论的),则电压传感器610的输出Out[n]提供了经量化相位(2π/N)Out[n],其中N是电压传感器610中的转变检测器140(1)到140(N)的数目。由此,经量化相位值之间的间隔从个体转变检测器的输出Q[n]的2π减小到电压传感器610的输出Q[n]的2π/N。作为结果,电压传感器610提供了比个体转变检测器更高的电压分辨率和更低的量化误差。这可以通过以下解释来演示。

在该示例中,电压传感器610每振荡循环检测N个转变。这是因为电压传感器610中的每个转变检测器每振荡循环检测一个转变(上升沿)并且在电压传感器610中存在N个转变检测器。电压传感器610中检测到的毗邻转变之间的时间延迟约为2d,其中d是一个反相器的延迟。因为一个振荡循环跨越约2Nd的时间段(通过振荡器的两个行程),并且一个振荡循环对应于相位2π,所以检测到的毗邻转变之间的延迟(即,2d)对应于相位2π/N。作为结果,电压传感器610中的检测到的转变对应于从前一检测到的转变的相位增加2π/N。

在该示例中,对应于电压传感器610的输出Out[n]的经量化相位(2π/N)Out[n]与供电电压Vdd通过因子2πKvddT相关。由此,电压传感器610的输出Out[n]与供电电压Vdd通过因子NKvddT相关。假定频率对电压系数Kvdd和时钟信号的循环(周期)T是相对恒定的并且量化误差很低,则电压传感器610的输出Out[n]与供电电压Vdd通过因子NKvddT大致成比例。

对于每个转变检测器140(1)-140(N)检测上升沿和下降沿两者并且提供经量化相位πQ[n](如以上所讨论的)的示例,电压传感器610的输出Out[n]提供了经量化相位(π/N)Out[n],其中N是电压传感器610中的转变检测器140(1)-140(N)的数目。由此,经量化相位值之间的间隔从个体转变检测器的输出Q[n]的π减小到电压传感器610的输出Q[n]的π/N。这可以通过以下解释来演示。

在该示例中,电压传感器610每振荡循环检测2N个转变。这是因为电压传感器610中的每个转变检测器每振荡循环检测两个转变(上升沿和下降沿)并且在电压传感器610中存在N个转变检测器。电压传感器610中的检测到的毗邻转变之间的时间延迟约为d,其中d是一个反相器的延迟。因为一个振荡循环跨越约2Nd的时间段(通过振荡器的两个行程),并且一个振荡循环对应于相位2π,所以检测到的毗邻转变之间的延迟(即,d)对应于相位π/N。作为结果,电压传感器610中的检测到的转变对应于从前一检测到的转变的相位增加π/N。

在该示例中,对应于电压传感器610的输出的经量化相位(π/N)Out[n]与供电电压Vdd通过因子2πKvddT相关。由此,电压传感器610的输出Out[n]与供电电压Vdd通过因子2NKvddT相关。假定频率对电压系数Kvdd和时钟信号的循环(周期)T是相对恒定的并且量化误差很低,则电压传感器610的输出Out[n]与供电电压Vdd通过因子2NKvddT大致成比例。

因此,电压传感器610能够在比图2和4中的电压传感器210和410更低的振荡频率处达成高电压分辨率和高时间分辨率。这是因为电压传感器610的输出Out[n]通过检测振荡器120上的多个位置而不是一个位置处的转变来提供更精细的相位量化。更精细的相位量化允许电压传感器610对于给定时钟循环达成更高的电压分辨率而不必增大振荡器120的频率。

此外,电压传感器610能够针对比时钟频率更低的振荡频率感测电压。例如,对于每个转变检测器140(1)-140(N)每振荡循环检测两个转变(上升沿和下降沿)的示例,电压传感器610每振荡循环检测2N个转变。如果振荡频率是时钟频率的一半,则电压传感器可在一个时钟循环上检测N个转变,其可提供足以用于特定应用的电压分辨率。

如以上所讨论的,电压传感器610可被用于测量电源轨115上的电压波形。就此而言,图7示出了包括电压传感器610、电压管理设备710、存储器720、和参考时钟源730的系统705。参考时钟源730提供了以上所讨论的参考时钟信号CLK,并且可包括PLL和/或晶体振荡器。将领会,图7中的电压传感器610不是按比例绘制的,并且可以比电压管理设备710小得多。

在该实施例中,电压传感器610可被用于测量电源轨115上的电压波形。例如,对于多个时钟循环中的每一个时钟循环,电压传感器610可输出指示该时钟循环上检测到的转变的数目的计数值。多个时钟循环可跨越在其上将测量电压波形的时间区间。该电压波形可包括电压跌落、高频电压噪声、或其他感兴趣的波形。

如以上所讨论的,一个时钟循环上检测到的转变的数目与电源轨115上在一个时钟循环上的平均电压大致成比例。由此,每个时钟循环的计数值与该时钟循环上的平均电压大致成比例。电压传感器610可向电压管理设备710顺序地输出每个时钟循环的计数值。电压管理设备710可将这些计数值存储在存储器720中。存储器720可包括先进先出(FIFO)存储器或其他类型的存储器。计数值可从存储器720读出,并且被发送到配置成将这些计数值处理成测得电压波形的处理器。例如,该处理器可基于将计数值与电压相关的对应因子(例如,2NKvddT)将每个计数值转换成电压测量。测得电压波形可随后例如由软件和/或工程师分析。

就此而言,图8示出了从电源轨115输入到电压传感器610的电压波形810、和由电压传感器610输出的对应计数值820的示例。如图8中所示,计数值提供了电压波形810的数字表示,其中每一个计数值表示以参考时钟频率采样的电压波形820的样本。

来自电压传感器610的电压读数还可被用于自适应时钟计时以防止供电电压变得过低。就此而言,系统705可进一步包括可调节时钟源740、和电路750(例如,CPU)。可调节时钟源740可向电路750提供工作时钟信号,电路750可将该工作时钟信号用于数据采样、数据处理、定时数字逻辑等。可调节时钟源740(例如,PLL)被配置成在电压管理设备710的控制下调节工作时钟信号的频率。在一个示例中,电路750可被耦合到电源轨115(图7中未示出)。在该示例中,输入到电路750的时钟信号的频率决定电路750中的逻辑的切换频率,切换频率进而决定电源轨115上的电路750的当前负载。切换频率越高,当前负载越大。

在该示例中,电压管理设备710可以使用电压传感器610来监视供电电压Vdd,并且将所监视的电压与电压阈值进行比较。电压阈值可以等于电压裕量与耦合到电源轨115的电路正常运行所需的最小供电电压之和。如果所监视的电压下降到低于电压阈值,则电压管理设备710可以减小(节流)来自可调节时钟源740的时钟信号的频率以增大供电电压。这是因为减小时钟频率减小了电路750的切换频率,其进而减小了电源轨115上的电路750的当前负载。减小的当前负载允许供电电压增大。

尽管为了易于解说而在图7中示出一个电压传感器610,但是将领会系统705可包括多个电压传感器,例如以在芯片上的不同位置处测量电压波形。在该示例中,每个电压传感器可使用图6中的电压传感器610来实现。

将领会,本公开的实施例并不限于以上所讨论的示例。例如,将领会,本公开的实施例不限于图6中所示的示例性环形振荡器,并且可以使用其他类型的压控振荡器。此外,将领会,图4中的转变检测器440并不限于检测上升沿。例如,计数器430可被配置成对上升沿和下降沿两者进行计数。同样,图4中的第一和第二锁存器445和450并不限于三位。例如,每个锁存器能处置的位数可被增加以增大转变检测器在一个时钟循环上能检测的转变的数目。

图9是解说根据本公开的实施例的用于感测电压的方法900的流程图。方法900可由图6中的电压传感器610来执行。

在步骤910,将电压输入到压控振荡器。例如,该电压可以是电源轨(电源轨115)的电压,并且该振荡器可以包括环形振荡器(例如,环形振荡器120)。

在步骤920,在一时间段上对该振荡器上的多个不同位置中的每一个位置处的转变的数目进行计数。例如,该振荡器可以包括耦合成环路的多个反相器(例如,反相器125(1)-125(m)),其中每个位置对应于这些反相器中的一个不同反相器的输出。该时间段可以对应于时钟信号的一循环。如果在该时间段上在这些位置中的特定一个位置处没有检测到转变,则该位置的计数可等于0。

在步骤930,将不同位置的转变的数目相加以生成与该电压大致成比例的输出值。例如,该输出值可以与电压通过因子(例如,2NKvddT或NKvddT)大致线性相关。

本领域技术人员将领会,结合本文公开所描述的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性,各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性,但此类实现决策不应被解读为致使脱离本公开的范围。

结合本文的公开所描述的各种解说性逻辑框、模块、以及电路可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器,但在替换方案中,处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可被实现为计算设备的组合,例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。

结合本文的公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域内已知的任何其它形式的存储介质中。示例性存储介质被耦合至处理器,以使得处理器能从/向该存储介质读取/写入信息。在替换方案中,存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。替换地,处理器和存储介质可作为分立组件驻留在用户终端中。

在一个或多个示例性设计中,所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现,则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者,包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是可被通用或专用计算机访问的任何可用介质。作为示例而非限定,这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他介质。另外,任何连接可在涉及所传送信号的非瞬态存储的程度上被正当地称为计算机可读介质。例如,如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波等无线技术从web站点、服务器或其它远程源传送而来的,则在信号留存在存储介质或设备存储器上的传输链中达任何非瞬态时间长度的程度上,该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电以及微波等无线技术就被包括在介质的定义里。如在此所用的碟或盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘和蓝光盘,其中碟(disk)通常以磁的方式再现数据,而盘(disc)通常用激光以光的方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的,并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此,本公开并非旨在被限定于本文中所描述的示例,而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1