一种加速度计系统,加速度计探头及其制备方法与流程

本发明涉及一种加速度计系统，特别是涉及一种具有应力集中结构并且基于薄膜体声波谐振器的加速度计系统、加速度计探头及其制备方法。

背景技术：

加速度计是一种常见的惯性传感器，被广泛使用在航空航天和消费电子等领域。

随着消费电子的体积逐渐减小，功耗逐渐降低，现有加速度计的制备也普遍使用微机电系统(Microelectromechanical Systems，MEMS)的方法来减小体积、降低功耗，从而适应其发展。

现今，电容式加速度计是最普遍的一种，通过测量电容变化来得出加速度的大小。现有技术中，通常采用微机电系统(Microelectromechanical Systems，MEMS)的方法制备电容式加速度计，其主要由质量块、弹性梁、电容极板等构成。通过检测由加速度引起的质量块与电容极板之间的电容差，可以得到加速度的大小，但是此过程加速度计对寄生电容比较敏感。此外，微机电系统(Microelectromechanical Systems，MEMS)的电容式加速度计还需要外围读出电路对其施加一定的静电力，通过闭环反馈力平衡技术保证零频、高分辨率和自检功能，此过程增加了外围读出电路的复杂度。

技术实现要素：

本发明的目的是针对现有技术的缺陷，提供了一种加速度计系统以实现加速度测量的高灵敏度和高分辨率，避免了电容式微机电系统(Microelectromechanical Systems，MEMS)的加速度计寄生电容干扰和结构复杂的缺点。

为实现上述目的，本发明提供了一种加速度系统、加速度计探头及其制备方法：

一种加速度计探头，其特征在于：加速度计探头包括应力集中结构、薄膜体声波谐振器、支撑固定结构和薄膜体声波谐振器的电极焊盘；应力集中结构通过支撑固定结构固定在加速度计探头上；薄膜体声波谐振器通过薄膜体声波谐振器的电极焊盘与射频振荡电路的选频网络端相连。

制备一种加速度计探头的方法，其特征在于：在硅的第一面和第二面上同时沉积第一氮化硅的薄膜，再在第一面上沉积二氧化硅的薄膜，再在第一面和第二面上同时沉积第二氮化硅的薄膜，再将所述第一面和所述第二面的薄膜进行光刻腐蚀；将所述进行光刻腐蚀后的第一面采用溅射的方法依次沉积金属薄膜、压电薄膜和金属薄膜，并且经过所述光刻腐蚀出图形后依次形成底电极、压电层和顶电极；将所述进行光刻腐蚀后的第二面通过腐蚀，形成应力集中桥、质量块和支撑固定结构的雏形；再通过刻蚀硅形成完整的应力集中桥、质量块和支撑固定结构。

加速度计探头包含一种应力集中结构，应力集中结构包括至少一个质量块和多个所述应力集中桥。

加速度计探头具有多个薄膜体声波谐振器，多个薄膜体声波谐振器位于多个应力集中桥上并且靠近固定端。

优选地，应力集中结构其中的应力集中桥包含第一氮化硅、二氧化硅、第二氮化硅三种薄膜。

优选地，上述的第一氮化硅薄膜和第二氮化硅薄膜厚度可以相同也可不同。

优选地，上述的薄膜体声波谐振器的顶电极和底电极材料为钼；薄膜体声波谐振器的压电层材料为氮化铝。

优选地，上述腐蚀方法为KOH湿法腐蚀；上述刻蚀方法为DRIE刻蚀。

优选地，如实施例所示，所述固定端为对角线方向。

一种加速度计系统，其特征在于，加速度系统包括：加速度计探头、射频振荡电路和频谱仪；其中，加速度计探头，用于探测加速度并且将加速度转化为薄膜体声波谐振器的频率变化；射频振荡电路与加速度探头中的薄膜体声波谐振器相连，用于根据薄膜体声波谐振器的频率变化输出不同频率的射频振荡信号；频谱仪，用于读出射频振荡信号的频率变化。

薄膜体声波谐振器的结构包括底电极、压电层和顶电极。

射频振荡电路包括，多个并排的CMOS反相器、至少一个MOS管、多个电容、至少一个选频网络端、至少一个信号输出端和至少一个偏压输入端。

射频振荡电路是一个皮尔斯振荡电路。

频谱仪为商用频谱仪，用于测量吉赫(GHz)的射频信号。

与现有技术相比，本发明具有以下优点：

(1)本发明采用具有大质量块的桥式应力集中结构，具有应力放大效果，可以提高系统测量加速度的灵敏度。

(2)加速度的大小通过频谱仪测量由薄膜体声波谐振器作为选频网络部件的射频振荡电路输出射频振荡信号频率的变化得出，避免了电容式微机电系统(Microelectromechanical Systems，MEMS)加速度计寄生电容干扰和结构复杂的缺点。

(3)由于射频振荡电路输出射频振荡信号的频率在吉赫(GHz)，而加速度引起的频率变化在千赫(KHz)，具有更优异的分辨率。

(4)加速度计探头采用微机电系统(Microelectromechanical Systems，MEMS)方法制备，具有体积小、功耗低、能够批量生产的优点。

附图说明

图1为本发明的一种加速度计探头制备方法及加速度计系统流程图；

图2为本发明的一种加速度计系统的框图；

图3为本发明的一种加速度计系统的加速度计探头图；

图4为本发明的一种加速度计系统的射频振荡电路图；

图5为本发明的一种加速度计系统的加速度计探头制备工艺流程图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1为本发明实施例的一种加速度计探头制备方法及加速度计系统流程图。如图1所示，该制备方法包括步骤S101-S105：

S101：制备一种加速度计探头的方法，在硅012的第一面和第二面上同时沉积第一氮化硅013的薄膜，再在第一面上沉积二氧化硅014的薄膜，再在第一面和第二面上同时沉积第二氮化硅015的薄膜，再将第一面和第二面的薄膜进行光刻腐蚀。

S102：将进行光刻腐蚀后的第一面采用溅射的方法依次沉积金属钼、氮化铝薄膜和金属钼，并且经过光刻腐蚀出图形后依次形成底电极016、压电层017和顶电极018，其中底电极016和顶电极018材料为钼、压电层017材料为氮化铝。

S103:进行光刻腐蚀后的第二面通过KOH湿法腐蚀，形成应力集中桥001-004、质量块009和支撑固定结构010的雏形；去除第二面薄膜；通过DRIE刻蚀硅形成完整的应力集中桥001-004、质量块009和支撑固定结构010。

S104：将制备好的加速度计探头000的薄膜体声波谐振器的电极焊盘019-026接入射频振荡电路100的选频网络端P1，CMOS反相器M1-M6保证足够的增益来克服电路损耗，保证起振条件，MOS管M7为CMOS反相器M1-M6提供偏置，偏压Vb为MOS M7提供正常工作的偏压，电容C1-C2用来改善振荡器的启动，信号输出端(Sout)接入频谱仪200。

S105：加速度计探头000探测加速度并且将加速度转化为薄膜体声波谐振器005-008的频率变化；薄膜体声波谐振器005-008作为射频振荡电路100的选频网络部件，与射频振荡电路100的选频网络端P1相连；薄膜体声波谐振器005-008的频率变化导致射频振荡电路100信号输出端(Sout)输出不同频率的射频振荡信号；通过频谱仪200读出射频振荡电路100信号输出端(Sout)的射频振荡信号频率；由射频振荡信号频率的变化能够推算出感测得到的加速度大小。

图2为本发明实施例的一种加速度计系统的框图，如图2所示，该加速度计系统主要包括加速度计探头000、射频振荡电路100、频谱仪200。

其中，加速度计探头000，用于探测加速度并且将加速度转化为薄膜体声波谐振器005-008的频率变化；射频振荡电路100与加速度探头中的薄膜体声波谐振器005-008相连，用于根据薄膜体声波谐振器005-008的频率变化输出不同频率的射频振荡信号；频谱仪200，用于读出射频振荡信号的频率变化。

具体地，将加速度计探头000的薄膜体声波谐振器的电极焊盘019-026接入射频振荡电路100的选频网络端P1，CMOS反相器M1-M6保证足够的增益来克服电路损耗，保证起振条件，MOS管M7为CMOS反相器M1-M6提供偏置，偏压Vb为MOS M7提供正常工作的偏压，电容C1-C2用来改善振荡器的启动，信号输出端(Sout)接入频谱仪200。

加速度计探头000探测加速度并且将加速度转化为薄膜体声波谐振器005-008的频率变化；薄膜体声波谐振器005-008作为射频振荡电路100的选频网络部件，与射频振荡电路100的选频网络端P1相连；薄膜体声波谐振器005-008的频率变化导致射频振荡电路100信号输出端(Sout)输出不同频率的射频振荡信号；通过频谱仪200读出射频振荡电路100信号输出端(Sout)的射频振荡信号频率；由射频振荡信号频率的变化能够推算出感测得到的加速度大小。

图3为本发明实施例的一种加速度计系统的加速度计探头图，如图3所示，该加速度计探头000主要包括应力集中结构、多个薄膜体声波谐振器，每个薄膜体声波谐振器连接至少一个电极焊盘、以及支撑固定结构010。

应力集中结构通过支撑固定结构010固定在加速度计探头000上；四个薄膜体声波谐振器005-008通过薄膜体声波谐振器的电极焊盘019-026与射频振荡电路P1相连。

应力集中结构包括一个大的质量块009和四个应力集中桥001-004，一个质量块009和四个应力集中桥001-004通过支撑固定结构010固定在所述加速度计探头上。

每个薄膜体声波谐振器连接两个电极焊盘，两个电极焊盘对称布置在薄膜体声波谐振器两侧。四个薄膜体声波谐振器005-008设置在四个应力集中桥001-004上并且靠近固定端，所述固定端为对角线方向，固定端根据加速度探头的形状会有不同的位置。其中，一个薄膜体声波谐振器与两个薄膜体声波谐振器的电极焊盘相连，例如：薄膜体声波谐振器005与薄膜体声波谐振器的电极焊盘019和025相连；薄膜体声波谐振器006与薄膜体声波谐振器的电极焊盘020和021相连；薄膜体声波谐振器007与薄膜体声波谐振器的电极焊盘022和023相连；薄膜体声波谐振器008与薄膜体声波谐振器的电极焊盘024和026相连。

薄膜体声波谐振器005的结构包括底电极016、压电层017和顶电极018。

具体地，通过质量块009感测加速度，质量块009的运动使应力集中桥001-004产生应力并得到放大，该应力促使薄膜体声波谐振器005-008的谐振频率发生变化，薄膜体声波谐振器005-008通过薄膜体声波谐振器的电极焊盘019-026与射频振荡电路100的选频网络端P1相连。

图4为本发明实施例的一种加速度计系统的射频振荡电路图，如图4所示，该射频振荡电路100主要包括三个并排的CMOS反相器M1-M6、一个MOS管M7、两个电容C1-C2、一个选频网络端P1、一个信号输出端(Sout)、一个偏压输入端Vb。

选频网络端P1与加速度计探头000的薄膜体声波谐振器的电极焊盘019-026相连，CMOS反相器M1-M6保证足够的增益来克服电路损耗，保证起振条件，MOS管M7为CMOS反相器M1-M6提供偏置，偏压Vb为MOS M7提供正常工作的偏压，电容C1-C2用来改善振荡器的启动，信号输出端(Sout)接入频谱仪200。

具体地，射频振荡电路100是一个皮尔斯振荡电路。

图5为本发明实施例的一种加速度计系统的加速度计探头制备工艺流程图，如图5所示，该加速度计探头000的制备工艺流程主要包括在硅012的第一面和第二面上同时沉积第一氮化硅013的薄膜，再在第一面上沉积二氧化硅014的薄膜，再在第一面和第二面上同时沉积第二氮化硅015的薄膜，再将第一面和第二面的薄膜进行光刻腐蚀。

将进行光刻腐蚀后的第一面薄膜采用溅射的方法依次沉积金属钼、氮化铝薄膜和金属钼，并且经过光刻腐蚀出图形后依次形成底电极016、压电层017和顶电极018，其中底电极016和顶电极018材料为钼、压电层017材料为氮化铝。

进行光刻腐蚀后的第二面通过KOH湿法腐蚀腐蚀，形成应力集中桥004、质量块009和支撑固定结构010的雏形；去除第二面薄膜；通过DRIE刻蚀硅形成完整的应力集中桥001、质量块009和支撑固定结构010。

本发明采用具有大质量块的桥式应力集中结构，具有应力放大效果，可以提高系统测量加速度的灵敏度；加速度的大小通过频谱仪测量由薄膜体声波谐振器作为选频网络部件的射频振荡电路输出射频振荡信号频率的变化得出，避免了电容式MEMS(微机电系统)加速度计寄生电容干扰和结构复杂的缺点；且由于射频振荡电路输出射频振荡信号的频率在GHz(吉赫)，而加速度引起的频率变化在KHz(千赫)，本发明具有更优异的分辨率；本发明的加速度计探头采用MEMS(微机电系统)方法制备，具有体积小、功耗低、可以批量生产的优点。

最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。