一种宽带调制域测量系统及其方法与流程

本发明涉及测试技术领域，特别涉及一种宽带调制域测量系统，还涉及一种宽带调制域测量方法。

背景技术：

调制域、时域和频域并称为“三域”。时域分析是测量输入信号幅度随时间变化的关系；频域分析是测量输入信号幅度随频率变化的关系；而调制域分析是测量输入信号频率随时间变化的关系。

随着通信技术的发展，捷变频、连续波调频、线性调频、脉冲调制、数字调制及组合调制技术得到了快速发展和应用，同时频段也得到了大幅扩展，对指标也提出了更高的要求。为满足新的需求，现代调制域分析要具备大带宽、高速高分辨力、无死区及短采样间隔等测量要求。

由于调制域分析相比时域分析和频域分析有独到的优势，调制域分析在抗干扰通信、捷变频雷达、电子战系统中均得到了广泛应用，是军民电子系统研制、生产、维护等阶段必备的仪器。

调制域分析通过对被测信号高速连续零空闲测量，以精确表征被测信号的瞬变特性，典型测量时序如图1所示，用被测信号对闸门信号同步，用同步闸门控制被测信号计数器，可以消除±1个被测信号事件误差。用更高频率的标准时基信号对闸门时间进行测量，相对于传统的计数器可以得到更高的频率分辨率。由于标准时基信号与同步闸门不同步，因此仍然存在±1个标准时基误差。为了提高测量分辨率，还需要对标准时基与闸门前沿和闸门后沿的误差进行精密时间内插测量，测量结果计算如下：

f₁＝N₁/(T₁+ΔT₁-ΔT₂) (1)

其中：f₁是频率测量值；

N₁是被测信号计数值；

T1根据时基计数值计算得到；

ΔT₁和ΔT₂是精密内插测量值。

调制域测量采用的典型系统如图2所示，闸门生成单元首先产生原始闸门G₀，原始闸门与被测信号同步后产生同步闸门信号G_s，G_s作为两组事件计数器和时间计数器的使能信号，G_s为高电平时，控制事件计数单元1和时间计数单元1对被测信号和时基信号进行计数，G_s为低电平时，控制事件计数单元2和时间计数单元2对被测信号和时基信号进行计数。同时同步闸门信号与时基信号经闸门逻辑控制单元产生同步闸门前沿误差脉冲E₁和后沿误差脉冲E₂，这两个误差脉冲送入模拟内插单元的充放电电路，线性的将误差脉冲扩展成相对大的脉冲，经扩展处理后完成误差补偿和计数，可有效提高时间或频率分辨率。

将误差脉冲展宽的办法是：在误差脉冲为高期间对一个电容以恒定电流充电；然后以慢N倍(例如N＝1000)的速度放电，则电容放电到起始状态下的时间是误差脉冲宽度的N倍，在电容充电时刻和电容放电到起始状态的时刻通过整形电路可以得到放大后的脉冲信号，然后再用标准时钟对其进行测量计数得到扩展后的脉冲宽度。

另一种误差脉冲扩展的办法是：将误差脉冲按照需要的比例转换成斜坡电压，在误差脉冲的起始时刻和终止时刻，用A/D对电压进行采样，通过测量的电压值和电压转换比例计算得到扩展后的修正值。

最后对事件计数值、时间计数值和前后内插修正值按照公式(1)统一计算后，得到最终的被测信号频率。

上述测量系统中，模拟内插单元的误差脉冲充放电电路是关键部分，它直接决定了整个系统的测量精度和测量速度。时基信号与同步闸门信号之间的相位差是所要测量的误差脉冲信号，误差脉冲E₁和E₂的范围是0到一个时基信号周期，直接用它来充电就有可能出现脉冲极窄的情况，从而导致模拟内插失效或导致误差很大的情况，因此一般要对误差脉冲进行展宽处理，展宽后将误差脉冲线性的转化为相对大的脉冲或相对大的电压，然后再进行后续处理，误差脉冲充放电电路一般采用电流源和桥式二极管充放电电路来实现。

上述测量系统的主要局限性在于，为了避免窄误差脉冲导致模拟内插失效或导致误差很大的情况，要求误差脉冲宽度不能太小，需要对误差脉冲宽度进行扩展；为了达到较高的精度，要求对误差脉冲要进行较大倍数的扩展。误差脉冲宽度和较大倍数扩展的综合效应使得内插扩展总时间同比例扩展。当用比较电路对误差脉冲进行扩展时，扩展脉冲就会较宽，使得内插扩展的时间较长；当用AD转换器采样方式扩展时，为了充分利用AD转换器的有效范围，要求充放电有效电压范围要较宽，也使得内插扩展的时间较长。同时每次测量完后还要给模拟内插单元预留一定的复位时间，因此这两种方式最终都会使连续测量的采样间隔最小值受到限制。

由于模拟电路对工作温度敏感性较高，因此模拟内插法稳定性较差。同时由于电路本身存在一定的漏电流，导致电容充电输出电压存在一定的非线性，对测量精度也有较大的影响，若要达到较高分辨力，需要对电压非线性进行精确校准。另外由于模拟电路固有的充放电时间限制，决定了模拟内插法的单次测量的时间间隔不能太小，这在高速短采样间隔测量领域，应用受到很大局限。

为了达到高分辨力要求，在对误差脉冲进行测量时，采用游标法进行测量。游标法利用游标卡尺的原理测量闸门边沿与标准计数时钟上升沿之间的差值，通常设计一对游标时钟，在计数闸门开启和关闭时，启动游标计数器，游标时钟不断跟踪标准计数时钟，当游标时钟边沿与标准计数时钟上升沿重合时，关闭游标计数器。

测量误差与标准计数时钟周期和游标时钟周期的差值成正比，标准计数时钟和游标时钟的差值越小，分辨力越高。游标跟踪时间与计数时钟周期和游标时钟周期的差值成反比，计数时钟和游标时钟的差值越小，游标跟踪时间越长。为达到较高的分辨力并尽量减小测量时间，需要使用尽可能高的标准时钟频率和游标时钟频率，且需要复杂的高分辨力频率控制技术产生标准计数时钟和游标时钟，并严格控制所有时钟的频率和相位，并达到非常高的精度和稳定度，电路复杂，实现难度大。同时当计数闸门边沿与计数时钟上升沿之间的间隔较小时，受器件本身响应时间的限制，游标计数器的启动和关闭会存在一定的死区区间，使最小跟踪时间受到一定限制。

在图2所示测量系统的基础上，随着可编程逻辑器件的发展，发展出图3所示的实现方案。

闸门生成单元首先产生原始闸门G₀，原始闸门与被测信号同步后产生同步闸门信号G_s，G_s作为两组事件计数单元和时间计数单元的使能信号，G_s为高电平时，高速事件计数单元1、低速事件计数单元1、高速时间计数单元1和低速时间计数单元1工作，G_s为低电平时，高速事件计数单元2、低速事件计数单元2、高速时间计数单元2和低速时间计数单元2工作。这两组计数单元通过闸门同步单元产生的闸门同步信号G_s控制，一组计数单元工作时，另外一组执行参数缓冲处理、同步及复位操作。同时同步闸门信号与时基信号经闸门逻辑控制单元产生同步闸门前沿误差脉冲E₁和后沿误差脉冲E₂，这两个误差脉冲送入数字内插处理单元，线性的将误差脉冲扩展成相对大的脉冲，经扩展处理后完成误差补偿和计数，可有效提高时间或频率分辨率。

当所有事件计数单元和时间计数单元均由专用芯片实现，如果要满足长时间测量要求，就要实现高位宽计数，这要由多片专用计数芯片级联实现，印制板设计复杂，实现成本高。当所有事件计数器和时间计数器均由可编程器件实现时，优点是可以大幅提高集成度和设计的灵活性，并降低成本，但受限于逻辑芯片本身的速度限制，很难达到大带宽的测量要求。在图3所示的实现方案中，高速事件计数单元和高速时间计数单元由专用高速计数芯片构成，低速事件计数单元和低速时间计数单元在可编程逻辑芯片内部实现，它接收高速事件计数单元的最高位输出作为输入，负责对该输入最高位进行计数。图3所示的实现方案充分利用了专用芯片速度快、性能高、带宽大，可编程逻辑器件编程方便、配置灵活、扩展性好的优点，对其进行了合理设计和整合，使之充分发挥了各自的特点，被测信号的频率范围得以扩展。

图3所示的实现方案使用了数字内插技术，数字内插技术的特点是利用电信号的传播延时确定的特性，来完成误差脉冲信号的测量，它没有模拟内插要求的充放电环节，提高了内插扩展的速度，扩展了采样间隔的有效范围。数字内插原理如图4所示，数字内插使用一组在理论上传播延时相等的延时单元构成延时链，采用“串行延时、并行计数”的方法，实现高分辨力时间测量。延时内插法的分辨率取决于单位延时单元的延迟时间，延迟时间越小，测量分辨率越高。

现有技术方案存在以下缺点：

(1)、现有技术包含两路对称的事件计数、时间计数、内插计数等多个单元，实现和控制均非常复杂。

当所有事件计数器和时间计数器均由专用芯片实现，如果要满足长时间测量要求，就要实现高位宽计数，这要由多片专用计数芯片级联实现，印制板设计复杂，实现成本高。

当所有事件计数器和时间计数器均由可编程器件实现时，优点是可以大幅提高集成度和设计的灵活性，并降低成本，但受限于逻辑芯片本身的速度限制，很难达到大带宽的测量要求。

对专用芯片和可编程逻辑器件合理设计和整合，可以充分发挥各自的特点，满足调制域大带宽测量要求，但是进一步提升了设计复杂度。

(2)、在高速频率测量方面有很大的局限。

采用模拟内插扩展可以实现高分辨力测量，但是由于模拟电路对工作温度敏感性较高，因此模拟内插法稳定性较差。同时由于电路本身存在一定的漏电流，导致电容充电输出电压存在一定的非线性，对测量精度也有较大的影响，若要达到较高分辨力，需要对电压非线性进行精确校准。另外由于模拟电路固有的充放电时间限制，决定了模拟内插法的单次测量的时间间隔不能太小，这在高速短采样间隔测量领域，应用受到很大局限。

采用游标法需要使用尽可能高的标准时钟频率和游标时钟频率，且需要复杂的高分辨力频率控制技术产生标准计数时钟和游标时钟，并严格控制所有时钟的频率和相位，电路复杂，实现难度大。同时当计数闸门边沿与计数时钟上升沿之间的间隔较小时，受器件本身响应时间的限制，游标计数器的启动和关闭会存在一定的死区区间，使最小跟踪时间受到一定限制。

采用了数字内插技术，构造“串行延时、并行计数”的延时链，来完成误差脉冲信号的测量，它没有模拟内插要求的充放电环节，可以进一步提高内插扩展的速度。为满足连续无死区测量要求，采用了对称两路测量通道交替工作方式，这两路通道分别通过闸门高速同步单元产生的互补两路闸门同步信号G_s和/G_s控制，为了保证各单元的精确同步，以及每个闸门都能对事件和时间准确计数，闸门时间宽度仍然不能太小，现有技术的最高水平，最小闸门宽度为100ns，对宽带快速频率跳变信号，仍然无法快速准确测量频率切换时间。

(3)、现有的实现方案，由于事件信号和时间信号是异步信号，同步闸门与事件信号完全同步，若事件和时间信号的边沿非常接近时，时间计数单元和误差脉冲提取单元在与闸门信号同步过程中，不可避免的会偶尔出现±1误差，出现时序错误。

(4)、现有技术方案实现复杂，导致现有技术方案成本较高。

技术实现要素：

为解决上述现有技术中的不足，本发明公开了一种宽带调制域测量系统及其方法，与现有技术方案比，本发明实现结构简单，将闸门生成单元、闸门同步单元、时间计数单元、事件计数单元、误差提取单元等统统简化掉了，大幅简化了电路和时序的设计难度和复杂度。

本发明的技术方案是这样实现的：

一种宽带调制域测量系统，包括：信号同步单元、逻辑选择单元、第一抽头延迟线多路延时单元、第二抽头延迟线多路延时单元、第一数据缓冲单元、第二数据缓冲单元和处理单元；

信号同步单元接收被测信号作为输入，输出信号与逻辑选择单元连接；逻辑选择单元接收信号同步单元的输出信号作为输入，输出信号与第一抽头延时线多路延时单元和第二抽头延时线多路延时单元连接；第一抽头延时线多路延时单元与第一数据缓冲单元连接；第二抽头延时线多路延时单元与第二数据缓冲单元连接；第一数据缓冲单元和第二数据缓冲单元的输出与处理单元连接。

可选地，所述信号同步单元由可编程逻辑芯片实现，启动测量时，由被测信号上升沿同步生成时序控制信号送给逻辑选择单元；根据测量分辨率的需要，选择每间隔M个信号周期，输出一个同步信号，M≥1。

可选地，所述逻辑选择单元接收信号同步单元的输出信号，经逻辑选择和控制，送给第一抽头延时线多路延时单元和第二抽头延时线多路延时单元；

在首次启动测量时，第一抽头延时线多路延时单元的START和STOP₁信号使用逻辑选择单元生成的START和STOP₁；第一抽头延时线多路延时单元完成1次测量后，第二次启动测量时，使用STOP_2N-2和STOP_2N-1作为START和STOP₁；第三次启动测量时，使用STOP_3N-4和STOP_3N-3作为START和STOP₁......；

第二抽头延时线多路延时单元的START和STOP₁与第一抽头延时线多路延时单元的STOP_N-1和STOP_N共用相同的信号，构成级联结构。

可选地，所述第一抽头延时线多路延时单元和第二抽头延时线多路延时单元用于提取START信号与STOP₁、STOP₂......STOP_N之间的延迟状态，进而计算出它们之间的延迟时间；

第一抽头延时线多路延时单元和第二抽头延时线多路延时单元处于交替工作状态，为了保证在一路抽头延时线多路延时单元工作时，另一路的数据可以正确的锁存输出和及时复位，抽头延时线多路延时单元还同步输出LOCK信号，用于数据缓冲单元锁存数据，数据锁存好后，抽头延时线多路延时单元内部还产生RESET信号，用于抽头延时线多路延时单元内部状态复位。

可选地，所述第一数据缓冲单元和第二数据缓冲单元负责及时锁存第一抽头延时线多路延时单元和第二抽头延时线多路延时单元的测量数据。

可选地，所述处理单元负责与所述第一数据缓冲单元和第二数据缓冲单元交互，通过高速接口读取测量数据，并负责对数据进行最终的运算、处理及显示。

可选地，上述的宽带调制域测量系统，前端增加预分频单元。

本发明还提出了一种宽带调制域测量方法，利用上述测量系统对被测信号进行调制域测量。

本发明的有益效果是：

(1)实现结构简单，将闸门生成单元、闸门同步单元、时间计数单元、事件计数单元、误差提取单元等统统简化掉了，大幅简化了电路和时序的设计难度和复杂度；

(2)不需要闸门生成单元、闸门同步单元、时间计数单元、误差提取单元等，完全由事件信号同步，消除了闸门信号、事件信号和时间信号等异步信号的同步错误问题，工作更加稳定，可靠性高；

(3)电路及时序简化，成本低，易于用可编程器实现，也易于定制专用逻辑芯片，集成度高，保密性好。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为零空闲计数工作时序图；

图2为调制域测量采用的典型系统原理框图；

图3为调制域测量采用的另一个典型系统原理框图；

图4为数字内插原理图；

图5为本发明的宽带调制域测量系统原理图；

图6为本发明的信号同步单元的时序图；

图7为本发明的抽头延时线多路延时单元原理图；

图8为本发明的抽头延时线多路延时单元封装图；

图9为本发明的抽头延迟线电路的基本结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图5所示，本发明提出了一种宽带调制域测量系统，包括：信号同步单元、逻辑选择单元、抽头延迟线多路延时单元、数据缓冲单元和处理单元。

所述信号同步单元接收被测信号作为输入，其输出信号与逻辑选择单元连接；逻辑选择单元接收信号同步单元的输出信号作为输入，输出信号与第一抽头延时线多路延时单元和第二抽头延时线多路延时单元连接；第一抽头延时线多路延时单元与第一数据缓冲单元连接；第二抽头延时线多路延时单元与第二数据缓冲单元连接；第一数据缓冲单元和第二数据缓冲单元的输出与处理单元连接。

信号同步单元接收被测信号作为输入，启动测量时，由被测信号上升沿同步生成时序控制信号，送给逻辑选择单元。

信号同步单元由可编程逻辑芯片实现，时序如图6所示，由被测信号上升沿，同步生成START、LOCK、RESET、STOP等信号，送给逻辑选择单元。可以根据测量分辨率的需要，选择每间隔M个信号周期，输出一个同步信号，M最小可以为1。若STOP₁与START之间的时间间隔为T₁，STOP₂与START之间的时间间隔为T₂，STOP₃与START之间的时间间隔为T₃......，则f₁＝M/T₁，f₂＝M/(T₂-T₁)，f₃＝M/(T₃-T₂)......

逻辑选择单元由可编程逻辑芯片实现，接收信号同步单元的输出信号，虚线框的“逻辑选择”是逻辑选择单元的一部分，之所以画到外面，是为了更清晰的说明START和STOP1信号的来源，以及第一抽头延时线多路延时单元和第二抽头延时线多路延时单元之间的级联关系。在首次启动测量时，第一抽头延时线多路延时单元的START和STOP₁信号使用逻辑选择单元生成的START和STOP₁；第一抽头延时线多路延时单元完成1次测量后，第二次启动测量时，使用STOP_2N-2和STOP_2N-1作为START和STOP₁；第三次启动测量时，使用STOP_3N-4和STOP_3N-3作为START和STOP₁......。第一抽头延时线多路延时单元的START和STOP₁与第二抽头延时线多路延时单元的STOP_N-1和STOP_N共用相同的信号，构成级联结构。这种级联方式可以消除两个抽头延时线多路延时单元之间的系统误差。

第一抽头延时线多路延时单元和第二抽头延时线多路延时单元用于提取START信号与STOP₁、STOP₂......STOP_N之间的延迟状态，进而计算出它们之间的延迟时间。第一抽头延时线多路延时单元和第二抽头延时线多路延时单元处于交替工作状态，为了保证在一路抽头延时线多路延时单元工作时，另一路的数据可以正确的锁存输出和及时复位，抽头延时线多路延时单元还同步输出LOCK信号，用于数据缓冲单元锁存数据，数据锁存好后，抽头延时线多路延时单元内部还产生RESET信号，用于抽头延时线多路延时单元内部状态复位。相关时序在图6中均明确给出。

第一抽头延时线多路延时单元和第二抽头延时线多路延时单元可以采用可编程逻辑芯片实现，也可以采用专用芯片实现，如图7所示，抽头延时线多路延时单元包括多路级联的抽头延迟线电路结构，该结构支持同一个起始信号，多个结束信号。把以上多路级联的抽头延迟线电路结构封装成一个模块，并考虑输出锁存信号，可得到抽头延迟线多路延时单元，如图8所示。

抽头延时结构是数字内插的一种基本实现结构，是一种全数字的高精度时间间隔测量方式，利用电信号传输经过电子元件与连接导线时，必定产生时间延迟作用的现象作为测量时间间隔的手段。图9是一个抽头延迟线电路的基本结构示意图。

抽头延迟线电路利用输出逻辑状态随着输入改变的逻辑缓冲门作为延时用的基本元件，每个延时元件后都接有触发器。将起始脉冲信号START输入第一个延时单元的串联输入端，由于信号经过各逻辑门与连接导线都需要时间，所以这个信号将依次传输过每一个逻辑缓冲门，使各缓冲门的输出以τ的延迟时间为间隔，依次地改变其输出状态。当停止信号STOP上升沿到来时，各触发器记录下到此时为止有多少逻辑缓冲门的状态改变了，再经过内部电路将状态改变的延时单元数目转换成数字信号输出。待测时间间隔可以通过以下公式获得：

T＝m×τ (2)

公式中，T为起始信号START上升沿和终止信号STOP上升沿之间的时间间隔，m为改变了状态的延时单元的个数。延时单元的延迟时间也就是此抽头延迟线电路可以解析的最小时间间隔，决定了时间间隔测量分辨率，延时单元的个数乘以每个单元的延时时间，决定了延时时间测量范围。

图5中，第一数据缓冲单元和第二数据缓冲单元负责及时锁存第一抽头延时线多路延时单元和第二抽头延时线多路延时单元的测量数据。

处理单元负责与数据缓冲单元交互，通过高速接口读取测量数据，并负责对数据进行最终的运算、处理及显示。

在图5所示实施例的基础上，在宽带调制域测量系统前端增加预分频单元，可以进一步扩展频率测量范围，实现超宽带频率测量。

基于上述宽带调制域测量系统，本发明还提出了一种宽带调制域测量方法，测量原理已在测量系统中进行了详细描述，这里不再赘述。

本发明的宽带调制域测量系统具有以下优点：

(1)、实现框图结构简单，将闸门生成单元、闸门同步单元、时间计数单元、事件计数单元、误差提取单元等统统简化掉了，大幅简化了电路和时序的设计难度和复杂度。

(2)、信号同步单元生成START和STOP信号时，可以根据测量分辨率的需要，选择每间隔M个信号周期，输出一个同步信号，M最小可以为1，可以大幅减小频率信号的采样间隔，满足宽带快速频率跳变信号的频率切换时间测量需求。

(3)、现有的实现方案，由于事件信号和时间信号是异步信号，同步闸门与事件信号完全同步，若事件和时间信号的边沿非常接近时，时间计数单元和误差脉冲提取单元在与闸门信号同步过程中，不可避免的会偶尔出现±1误差，出现时序错误。本方案不需要闸门生成单元、闸门同步单元、时间计数单元、误差提取单元等，完全由事件信号同步，消除了异步信号的同步错误问题，工作更加稳定，可靠性高。

(4)、对于其它厂商生产的抽头延迟线多路结构的芯片，参照本发明原理框图和时序图，可以很容易进行升级替代，扩展性好。

(5)、本发明技术方案结构简单，电路及时序简化，成本低。

(6)、易于用可编程器实现，也易于定制专用逻辑芯片，集成度高，保密性好。

(7)、在本发明原理框图的基础上，前端增加预分频单元，可以进一步扩展频率测量范围，实现超宽带频率测量。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。