一种半导体阵列器件测试方法与流程

本发明涉及半导体测试技术领域，特别涉及一种半导体阵列器件测试方法。

背景技术：

在半导体器件失效分析中，通常采用纳米探针测试仪在半导体器件的钨栓层测试半导体器件的电学特性，根据电学特性分析半导体器件的失效原因。具体操作是在半导体器件的漏极、源极和栅极对应的钨栓上各连接一根纳米探针，通过纳米探针在漏极、源极和栅极上施加不同的电压，获取相应的电学特性。但是，半导体阵列器件(如存储芯片)的特点是：在钨栓层，每一行半导体单元共用一处栅极触点，而漏极触点和源极触点随着半导体单元位置的不同而不同；因而，受测试机台面积的限制，纳米探针仪只能测试靠近栅极触点一定范围内的半导体单元的电学特性；对于超出此范围外的半导体单元，因为其漏极触点和源极触点不能与栅极触点同时位于测试机台上，故其电学特性无法采用纳米探针仪测试。

技术实现要素：

本发明目的是提供一种半导体阵列器件测试方法，解决现有技术中存在的上述问题。

本发明解决上述技术问题的技术方案如下：

一种半导体阵列器件测试方法，包括如下步骤：

步骤1，处理待测试半导体阵列器件，裸露出钨栓层；

步骤2，在所述待测试半导体阵列器件的栅极导电层上方，间隔预设距离进行刻蚀，直至裸露出所述栅极导电层；

步骤3，在刻蚀处填充导电介质,形成附加触点；

步骤4，将应与栅极触点接触的纳米探针与所述附加触点接触，进行所述附加触点预设范围内半导体单元的电学特性测试。

本发明的有益效果是：对于不能同时与栅极触点位于测试机台上的漏极触点和源极触点所对应的半导体单元，在其附近添加一个与栅极导通的附加触点，使此附加触点与此半导体单元对应的漏极触点和源极触点可同时位于测试机台上，用此附加触点替代栅极触点，从而实现使用纳米探针测试仪测试此半导体单元的电学特性。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，所述步骤1的具体实现为采用机械研磨的方式去除所述待测试半导体阵列器件上方的覆盖层，使钨栓层裸露出来。

采用上述进一步方案的有益效果是，机械研磨能够有效避免对待测试半导体阵列器件的损坏。

进一步，所述步骤2的具体实现为在FI B(聚焦离子束)系统下定位待刻蚀处，并采用所述FIB系统提供的离子束对所述待刻蚀处进行刻蚀，形成盲孔以裸露出所述栅极导电层。

采用上述进一步方案的有益效果是，有效利用F I B系统的观察和刻蚀功能；在离子束流较小的情况下，此FIB系统作为扫描离子显微镜，从而精确定位待刻蚀处；在离子束流较大的情况下，对待刻蚀处进行刻蚀，形成盲孔，刻蚀精准；且在同一系统下完成两项操作，简化操作。

进一步，所述预设距离为测试机台长度的两倍。

采用上述进一步方案的有益效果是，每个附加触点作为其两侧一倍测试机台长度范围内的半导体单元采用纳米探针仪测试时的替代栅极触点，有效减少附加触点的个数，简化操作。

进一步，所述导电介质为金属介质。

采用上述进一步方案的有益效果是，金属介质导电性好，且易于填充。

进一步，所述金属介质为铂。

采用上述进一步方案的有益效果是，铂化学性质稳定，不易氧化。

附图说明

图1为现有技术测试俯视示意图；

图2为本发明一种半导体阵列器件测试方法的方法流程图；

图3为本发明一种半导体阵列器件测试方法的研磨剖视图；

图4为本发明一种半导体阵列器件测试方法的刻蚀剖视图；

图5为本发明一种半导体阵列器件测试方法的填充剖视图；

图6为本发明一种半导体阵列器件测试方法的测试俯视图；

图7为本发明一种半导体阵列器件测试方法的测试剖视图。

附图中，各标号所代表的部件列表如下：

1、测试机台，2、栅极触点，3、漏极触点，4、源极触点，5、氧化层，6、栅极导电层，7、盲孔，8、附加触点，9、纳米探针。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

如图1所示，受测试机台1的面积限制，纳米探针仪只能测试靠近栅极触点2一定范围内的半导体单元的电学特性；对于超出此范围外的半导体单元，因为其漏极触点3和源极触点4不能与栅极触点2同时位于测试机台1上，故其电学特性无法采用纳米探针仪测试。

如图2所示，本发明一种半导体阵列器件测试方法，包括如下步骤：

步骤1，如图3所示，处理待测试半导体阵列器件，裸露出钨栓层；所述步骤1的具体实现为采用机械研磨的方式去除所述待测试半导体阵列器件上方的覆盖层，使钨栓层裸露出来。

步骤2，如图4所示，在所述待测试半导体阵列器件的栅极导电层6上方，间隔预设距离进行刻蚀，去除此处氧化层5，直至裸露出所述栅极导电层6；所述步骤2的具体实现为在FIB(聚焦离子束)系统下定位待刻蚀处，并采用所述F IB系统提供的离子束对所述待刻蚀处进行刻蚀，去除此处氧化层5，形成盲孔7以裸露出所述栅极导电层6。其中，所述预设距离为测试机台1长度的两倍。

步骤3，如图5所示，在刻蚀处填充导电介质，形成附加触点8；其中，所述导电介质为金属介质，本实施中采用铂。

步骤4，如图6和图7所示，将应与栅极触点2接触的纳米探针9与所述附加触点8接触，进行所述附加触点8预设范围内半导体单元的电学特性测试。其中，所述预设范围根据测试机台1的面积确定，保证附加触点8与测试半导体单元对应的漏极触点3和源极触点4可同时位于测试机台1上。对于不能同时与栅极触点2位于测试机台1上的漏极触点3和源极触点4所对应的半导体单元，用此附加触点8替代栅极触点2，实现使用纳米探针测试仪测试此半导体单元的电学特性。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。