测试组件及其监控显示面板电性特性的方法、显示面板与流程

本发明属于显示面板测试技术领域，具体地讲，涉及一种测试组件及其监控显示面板电性特性的方法、显示面板。

背景技术：

目前，在显示面板的制程中，需要监控测试显示面板的显示区域(即AA(Active Area)区)中的电性特性，诸如薄膜晶体管的性能、栅极金属线的电阻、源漏极金属线的电阻(线电阻能够表征金属膜层厚度的均一性状况)以及像素电极层覆盖过孔后其的电阻等。

因此，需要在显示面板的非显示区域设置测试组件，以便对显示面板的显示区域中的电性特性进行测试监控。

技术实现要素：

为了实现上述目的，本发明提供了一种测试组件及其监控显示面板电性特性的方法、显示面板。

根据本发明的一方面，提供了一种用于监控显示面板电性特性的测试组件，设置于所述显示面板的非显示区，所述测试组件至少包括：浅孔测试元件、深孔测试元件及半接孔测试元件，所述浅孔测试元件用于获取浅孔中源漏极金属层与像素电极层的接触阻抗大小，所述深孔测试元件用于获取深孔中栅极金属层与像素电极层的接触阻抗大小，所述半接孔测试元件用于获取半接孔中像素电极层分别与源漏极金属层和栅极金属层的接触阻抗大小。

进一步地，所述浅孔测试元件包括：栅极金属层，设置于基板上；栅极绝缘层，设置于所述基板和所述栅极金属层上；源漏极金属层，设置于所述栅极绝缘层上；钝化层，设置于所述源漏极金属层和所述栅极绝缘层上；浅孔，形成于所述钝化层中，所述浅孔将所述源漏极金属层暴露；像素电极层，设置于所述钝化层上，所述像素电极层通过所述浅孔与所述源漏极金属层接触。

进一步地，所述浅孔测试元件的数量至少为两个。

进一步地，所述深孔测试元件包括：栅极金属层，设置于基板上；栅极绝缘层，设置于所述基板和所述栅极金属层上；钝化层，设置于所述栅极绝缘层上；深孔，形成于所述钝化层和所述栅极绝缘层中，所述深孔将所述栅极金属层暴露；像素电极层，设置于所述钝化层上，所述像素电极层通过所述深孔与所述栅极金属层接触。

进一步地，所述深孔测试元件的数量至少为两个。

进一步地，所述半接孔测试元件包括：栅极金属层，设置于基板上；栅极绝缘层，设置于所述基板和所述栅极金属层上；有源层，设置于所述栅极绝缘层上；源漏极金属层，设置于所述有源层上；钝化层，设置于所述源漏极金属层和所述栅极绝缘层上；半接孔，形成于所述钝化层、所述源漏极金属层、所述有源层及所述栅极绝缘层中，所述半接孔将所述栅极金属层暴露；像素电极层，设置于所述钝化层上，所述像素电极层通过所述半接孔与所述源漏极金属层和所述栅极金属层接触。

进一步地，所述半接孔测试元件的数量至少为一个。

根据本发明的另一方面，还提供了一种显示面板，包括显示区域和非显示区域，所述非显示区域中设置有上述的测试组件。

根据本发明的又一方面，又提供了一种利用权利上述的测试组件监控显示面板的电性特性的方法，其包括：利用所述浅孔测试元件获取浅孔中源漏极金属层与像素电极层的接触阻抗大小，且利用所述深孔测试元件获取深孔中栅极金属层与像素电极层的接触阻抗大小，且利用所述半接孔测试元件获取半接孔中像素电极层分别与源漏极金属层和栅极金属层的接触阻抗大小，从而监控显示面板的电性特性。

本发明的有益效果：通过设置三种测试元件，能够实时监控像素电极层覆盖深孔、浅孔或半接孔后其的电阻大小，从而实时监控薄膜晶体管中过孔的缺陷，降低生产风险。

附图说明

通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：

图1是根据本发明的实施例的显示面板的示意图；

图2是根据本发明的实施例的浅孔测试元件的侧视示意图；

图3是根据本发明的实施例的两个浅孔测试元件的俯视示意图；

图4是根据本发明的实施例的深孔测试元件的侧视示意图；

图5是根据本发明的实施例的两个深孔测试元件的俯视示意图；

图6是根据本发明的实施例的半接孔测试元件的侧视示意图；

图7是根据本发明的实施例的半接孔测试元件的俯视示意图。

具体实施方式

以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。

在附图中，为了清楚器件，夸大了层和区域的厚度。相同的标号在附图中始终表示相同的元件。

图1是根据本发明的实施例的显示面板的示意图。这里，该显示面板可以为液晶面板，但本发明并不限制于此。

参照图1，根据本发明的实施例的显示面板包括：显示区域AA和非显示区域NA，其中非显示区域NA位于显示区域AA之外，非显示区域NA围绕显示区域AA，并且非显示区域NA与显示区域AA相连接。显示区域AA中通常设置有若干阵列排布的薄膜晶体管以及其它必要的元件。

在本实施例中，在非显示区域NA设置两个浅孔测试元件、两个深孔测试元件及一个半接孔测试元件。当然，应当说明的是，浅孔测试元件的数量不以两个为限，其可以为三个或者更多个；同样地深孔测试元件的数量也不以两个为限，其也可以为三个或者更多个，半接孔测试元件的数量也不以一个为限，其也可以为两个或者更多个。

在浅孔测试元件中，浅孔将浅孔测试元件的源漏极金属层暴露，像素电极层通过该浅孔与源漏极金属层接触，通过量测两个浅孔测试单元的源漏极金属层，可以获取浅孔中源漏极金属层与像素电极层的接触阻抗大小。浅孔测试元件的结构具体请参照图2。图2是根据本发明的实施例的浅孔测试元件的侧视示意图。图3是根据本发明的实施例的两个浅孔测试元件的俯视示意图。在图3中，为了便于图示，未示出第一栅极金属层110和第一栅极绝缘层120。

参照图2和图3，根据本发明的实施例的浅孔测试元件100包括：设置于基板400上的第一栅极金属层110、设置于基板400和第一栅极金属层110上的第一栅极绝缘层120、设置于第一栅极绝缘层120上且与第一栅极金属层110相对的第一源漏极金属层130、设置于第一源漏极金属层130和第一栅极绝缘层120上的第一钝化层140、形成在第一钝化层140中的浅孔150以及设置于第一钝化层140上的第一像素电极层160；其中浅孔150将第一源漏极金属层130暴露，第一像素电极层160通过浅孔150与第一源漏极金属层130接触。

在本实施例中，两个浅孔测试元件100的第一像素电极层160彼此连接在一起。需要说明的是，当有更多个浅孔测试元件100时，这些浅孔测试元件100的第一像素电极层160全部连接在一起。

此外，需要说明的是，第一栅极金属层110与薄膜晶体管的栅极同时形成，第一栅极绝缘层120与薄膜晶体管的栅极绝缘层同时形成，第一源漏极金属层130与薄膜晶体管的源极和漏极同时形成，第一钝化层140与薄膜晶体管的钝化层同时形成，浅孔150与暴露薄膜晶体管的漏极的过孔同时形成，第一像素电极层160与通过过孔与薄膜晶体管的漏极接触的像素电极同时形成，但本发明并不限制于此。

在深孔测试元件中，深孔将深孔测试元件的栅极金属层暴露，像素电极层通过该深孔与栅极金属层接触，通过量测两个深孔测试元件的栅极金属层，可以获取深孔中栅极金属层与像素电极层的接触阻抗大小。深孔测试元件的结构具体请参照图4。图4是根据本发明的实施例的深孔测试元件的侧视示意图。图5是根据本发明的实施例的两个深孔测试元件的俯视示意图。

参照图4和图5，根据本发明的实施例的深孔测试元件200包括：设置于基板400上的第二栅极金属层210、设置于基板400和第二栅极金属层210上的第二栅极绝缘层220、设置于第二栅极绝缘层220上的第二钝化层230、形成在第二钝化层230和第二栅极绝缘层220中的深孔240以及设置于第二钝化层230上的第二像素电极层250；其中深孔240将第二栅极金属层210暴露，第二像素电极层250通过深孔240与第二栅极金属层210接触。

在本实施例中，两个深孔测试元件200的第二像素电极层250彼此连接在一起。需要说明的是，当有更多个深孔测试元件200时，这些深孔测试元件2000的第二像素电极层250全部连接在一起。

此外，需要说明的是，第二栅极金属层210与薄膜晶体管的栅极同时形成，第二栅极绝缘层220与薄膜晶体管的栅极绝缘层同时形成，第二钝化层230与薄膜晶体管的钝化层同时形成，深孔240与暴露薄膜晶体管的漏极的过孔同时形成，第二像素电极层250与通过过孔与薄膜晶体管的漏极接触的像素电极同时形成，但本发明并不限制于此。

在半接孔测试元件中，半接孔将半接孔测试元件的源漏极金属层和栅极金属层均暴露，像素电极层通过该浅孔与源漏极金属层和栅极金属层分别接触，通过量测该半接孔测试元件的源漏极金属层和栅极金属层，可以获取半接孔中源漏极金属层和栅极金属层分别与像素电极层的接触阻抗大小。半接孔测试元件的结构具体请参照图6。图6是根据本发明的实施例的半接孔测试元件的侧视示意图。图7是根据本发明的实施例的半接孔测试元件的俯视示意图。在图7中，为了便于图示，未示出第三栅极绝缘层320和有源层330。

参照图6和图7，根据本发明的实施例的半接孔测试元件300包括：设置于基板400上的第三栅极金属层310、设置于基板400和第三栅极金属层310上的第三栅极绝缘层320、设置于第三栅极绝缘层320上的有源层330、设置于第三栅极绝缘层320和有源层330上且与第三栅极金属层310相对的第三源漏极金属层340、设置于第三源漏极金属层340和第三栅极绝缘层320上的第三钝化层350、形成在第三钝化层350中的半接孔360以及设置于第三钝化层350上的第三像素电极层370；其中半接孔360将第三源漏极金属层340以及第三栅极金属层310暴露，第三像素电极层370通过半接孔360与第三源漏极金属层340及第三栅极金属层310接触。

此外，需要说明的是，第三栅极金属层310与薄膜晶体管的栅极同时形成，第三栅极绝缘层320与薄膜晶体管的栅极绝缘层同时形成，有源层330与薄膜晶体管的有源层同时形成，第三源漏极金属层340与薄膜晶体管的源极和漏极同时形成，第三钝化层350与薄膜晶体管的钝化层同时形成，半接孔360与暴露薄膜晶体管的漏极的过孔同时形成，第三像素电极层370与通过过孔与薄膜晶体管的漏极接触的像素电极同时形成，但本发明并不限制于此。

综上所述，通过设置三种测试元件，能够实时监控像素电极层覆盖深孔、浅孔或半接孔后其的电阻大小，从而实时监控薄膜晶体管中过孔的缺陷，降低生产风险。

虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。