一种可跟踪峰值的检测电路的制作方法

本实用新型涉及检测电路，尤其涉及一种峰值检测电路。

背景技术：

峰值检测电路在峰值电压检测、波形的毛刺捕捉、冲激信号峰值检测、轴承振动噪声的峰值检测、AGC(自动增益控制)电路和传感器最大值求取等电路中都有广泛的应用。随着国内半导体工艺以及集成电路设计技术的不断成熟与发展，峰值检测专用集成电路( 峰值检测 ASIC) 已经作为检测射探测器前端读出芯片中一个独立的设计模块来研究，成为国内外相关领域的一个热点课题。当前峰值检测电路主要存在峰值检测精度不高、采样频率过低、抗干扰能力差、电容积分非线性大使信号失真、且系统调试困难等缺陷。

目前峰值保持电路作为检测电路的重要线路单元。从60年代至今, 峰值保持电路的前级 (探测器及前置放大器)和后级( A /D转换器等)发展极为迅速, 而作为桥梁的峰值保持电路却发展得相对较慢,使其成为制约整个系统性能提高的瓶颈。传统的峰值保持电路是电压型的, 电路的原理简单, 但积分非线性大, 动态范围小(小信号幅度响应差, 一般信号幅度要求大于200mV ) ,通频带也小 ,在处理快信号时性能不太令人满意。在80年代 ,出现了跨导型峰值保持器, 其性能优于电压型的。并不断发展出适合于不同需要的跨导型峰值保持器器。跨导型的峰值保持电路虽然在性能上优于电压型的, 但在电路设计上也存在困难。由于使用跨导放大器 ,在回路增益中有一项积分因子与电容C有关, 为了提高电路的线性性能, 需要尽可能大的C, 而加大C会减小电路的通频带和摆率。同时 ,为了得到大的动态范围和良好的小信号幅度响应性能 ,大多数系统要求电路的增益为1, 而小的C会使电路在增益为1时不稳定, 所以较难设计出既有较大的通频带和摆率, 又有较好的线性性能且增益为1的电路。所以至今尚无性能理想的通用电路。

技术实现要素：

本实用新型的发明目的在于克服现有峰值检测电路主要存在峰值检测精度不高、采样频率过低、抗干扰能力差、电容积分非线性大使信号失真、且系统调试困难等缺陷，提供一种可适应较宽频率范围的、不容易失真的系统调试容易的、检测精度高的可跟踪峰值的检测路。

本实用新型是这样实现的，包括运算放大器构成的电压比较器、时钟、与门、递增计数器、D/A转换器，电压比较器的同相端与被检测信号端相连，电压比较器的输出端与与门的其中一输入端相连，时钟与与门的另一输入端相连，与门的输出端与递增计数器的计时时钟输入端相连，递增计数器的数字输出与D/A转换器数字输入相连，D/A转换器的输出经电阻ΔR与电压比较器的反相端相连，电阻R并接在电压比较器的输出端和反相端两点上，同时D/A转换器的输出为跟踪峰值检测电路的跟踪检测的峰值。

初始状态下，递增计数器被复位，计数器输出为零，D/A转换器输出V_OUT=0V，此时被测电信号V_IN≤0V时，运算放大器构成的电压比较器输出为零即低电平，与门被锁定时钟信号不能被加到计数器上，计数器输出保持为零状态，即D/A转换器输出保持V_OUT=0V。

工作状态下，被测电信号V_IN>0V时，电压比较器翻转输出为高电平，此时与门被打开，时钟加到计数器上，计数器开始计数，D/A转换器转换计数器的输入为相应电压，D/A转换器输出V_OUT跟踪V_IN的变化，直到V_IN到达其一个峰值V_P1，此时V_OUT=V_IN=V_P1，电压比较器输出为零即低电平，与门被锁定时钟信号不能被加到计数器上，计数器输出保持不变，即D/A转换器输出保持V_OUT==V_IN=V_P1。如果V_IN≤V_P1则V_OUT=V_P1保持不变，如果V_IN继续变大，电压比较器又翻转输出为高电平，此时与门被打开，时钟加到计数器上，计数器开始计数，D/A转换器转换计数器的输入为相应电压，D/A转换器输出V_OUT继续跟踪V_IN的变化，直到V_IN到达其下一个峰值V_P2，如此不继跟踪。

抗干扰，为了提高测量精度防止叠加在V_IN上小的干扰信号造成误触发，电路利用电阻ΔR、电阻R和构成电压比较器的运算放大器，设计了迟滞电路，即D/A转换器的输出通过电阻ΔR与电压比较器的反相端相连通，在电压比较器的反相端与输出端之间连接电阻R。设V_PN是V_IN现在的峰值，V_P(N+1)是V_IN的下一个峰值，则V_IN≥V_PN+ΔV电压比较器翻转，去跟踪V_P(N+1)，而不是V_IN≥V_PN时电压比较器翻转去跟踪V_P(N+1)，也就是说V_IN上小的干扰信号小于ΔV时，电路不会翻转进行跟踪测量，这里。

本实用新型与已有技术相比，由于采用运算放大电路、D/A转换及数字电路技术，避免了传统方案中电容器C的使用。因此，本实用新型具有电路简单可靠，适合高低频被测信信号，抗干扰能力强，峰值检测电电压动态范围大，最小可测μV量级的电压，数字兼容性强，适用于TTL、COMS等主要逻辑电路、动态能量损耗小的优点。

附图说明

图1为本实用新型的电路图。

具体实施方式：

现结合附图和实施例对本实用新型做进一步详细描述：

如图所示，本实用新型包括运算放大器构成的电压比较器、时钟、与门、递增计数器、D/A转换器，电压比较器的同相端与被检测信号端相连，电压比较器的输出端与与门的其中一输入端相连，时钟与与门的另一输入端相连，与门的输出端与递增计数器的计时时钟输入端相连，递增计数器的数字输出与D/A转换器数字输入相连，D/A转换器的输出经电阻ΔR与电压比较器的反相端相连，电阻R并接在电压比较器的输出端和反相端两点上，同时D/A转换器的输出为跟踪峰值检测电路的跟踪检测的峰值。

设置有迟滞电路，即D/A转换器的输出通过电阻ΔR与电压比较器的反相端相连通，在电压比较器的反相端与输出端之间并接电阻R。

D/A转换器位数的选择，这取决于测量精度要求，D/A转换器位数位数越高，峰值测量就越高，这里可以取八位、十位、十二位、十六位的D/A转换器；依据选定的D/A转换器位数确定计数器的位数。

⒈依据精度的要求选择八位、十位、十二位、十六位的D/A转换器；

⒉依据选定的D/A转换器位数确定计数器的位数；

⒊依据ΔV确定电阻ΔR和R的的大小，且其精度在千分之一以上；

⒋依原理图连接电路并总调。