本申请案主张2015年6月10日申请的第62/230,608号美国临时申请案及2015年11月13日申请的第62/255,230号美国临时申请案的权益，所述临时申请案两者的全文特此以引用的方式并入本文中。
本发明大体上涉及半导体测试装备，且更特定来说，涉及用于路由测试信号/电力到半导体裸片的集成电路及路由来自所述集成电路的测试信号/电力的方法及设备。
背景技术：
集成电路广泛使用于各种产品中。集成电路已不断地降低价格且增加性能，在现代电子装置中变得无处不在。性能/成本比率的这些改进至少部分基于微型化，其使得能够利用每一新一代的集成电路制造技术而从晶片产生更多半导体裸片。此外，半导体裸片上的信号及电力/接地接点的总数目一般随着新的、更复杂裸片设计而增加。
在将半导体裸片运送到客户之前，基于统计样本或通过测试每一裸片而测试集成电路的性能。半导体裸片的电测试通常包含通过电力/接地接点而给裸片供电、将信号传输到裸片的输入接点及在裸片的输出接点处测量所得信号。因此，在电测试期间，必须使裸片上的至少一些接点电接触以使裸片连接到电源且测试信号。
常规测试接触器包含附接到衬底的接点引脚阵列，所述衬底可为相对刚性印刷电路板(pcb)。在操作中，抵靠晶片按压测试接触器，使得接点引脚阵列与晶片的裸片(即，受测试装置或dut)上的对应裸片接点(例如，衬垫或焊球)阵列进行电接触。接着，晶片测试器将电测试序列(例如测试向量)通过测试接触器而发送到晶片的裸片的输入接点。响应于测试序列，经测试裸片的集成电路产生输出信号，所述输出信号通过测试接触器而被路由回到晶片测试器以用于分析及确定特定裸片是否通过所述测试。接着，将测试接触器步进到另一裸片或经并行测试的裸片群组上以继续测试，直到整个晶片经测试为止。如果(例如)测试接触器接触经并行测试的裸片群组，那么为测试靠近晶片的边缘的一些裸片群组，测试接触器必须步进于晶片的边缘上方。例如，如果待于四次触地中测试晶片上的全部裸片，那么测试接触器可在一次触地(touch-down)中接触晶片的四分之一，且在测试晶片的彼片段中的裸片之后，在下一次触地中移动到与晶片的另一四分之一接触，以此类推。测试接触器与晶片之间的此接触序列可导致测试接触器在晶片的边缘上方的悬突。由于在一些常规接触器未抵靠受测试裸片而接合全部其接点引脚时的接触器的不均匀力负载，悬突可损坏所述接触器。
一般来说，经散布于裸片的减少区域上的裸片接点的增加数目导致较小接点间隔开较小距离(例如较小节距)。此外，测试接触器的接点引脚的特性直径一般随着半导体裸片或封装上的接触结构的特定尺寸缩放。因此，随着裸片上的接触结构变得更小及/或具有更小节距，测试接触器的接点引脚也变得更小。然而，难以显著地减小测试接触器的接点引脚的直径及节距(例如，由于制造及组装此类小零件的困难)，从而导致低良率及从一个测试接触器到另一个测试接触器的不一致性能。此外，测试接触器与晶片之间的精确对准由于晶片上的接触结构的相对较小大小/节距而是困难的。
据此，仍需要不会被不均匀加载损坏且可随着裸片上的接触结构的大小及节距而按比例缩小的具成本效益的测试接触器。
附图说明
当结合附图参考下列详细描述时将更容易了解本发明的上述方面及许多伴随优势，其中：
图1a是根据本发明所揭示技术的实施例的用于测试半导体晶片的测试堆叠的部分的分解图。
图1b是根据本发明所揭示技术的实施例而配置的晶片中继器的部分示意性俯视图。
图1c是根据本发明所揭示技术的实施例而配置的晶片中继器的部分示意性仰视图。
图2是根据本发明所揭示技术的实施例的晶片中继器及晶片的组合件的部分示意性俯视图。
图2a是图2中所说明的组合件的细节图。
图3是根据本发明所揭示技术的实施例的晶片中继器的布线的部分示意图。
图4a到4d是根据本发明所揭示技术的实施例的晶片中继器布线的部分示意图。
图5是根据本发明所揭示技术的实施例的晶片中继器布线的部分示意图。
图6是根据本发明所揭示技术的另一实施例的晶片中继器布线的部分示意图。
具体实施方式
下文描述代表性晶片中继器及相关联使用及制造方法的若干实施例的特定细节。所述晶片中继器可用于测试晶片上的半导体裸片。所述半导体裸片可包含(例如)存储器装置、逻辑装置、发光二极管、微机电系统及/或这些装置的组合。相关领域的技术人员还将理解，本发明技术可具有额外实施例，且可在无下文参考图1a到6所描述的实施例的若干细节的情况下实践本发明技术。
简要描述揭示用于测试半导体晶片上的裸片的方法及装置。所述半导体晶片生产成数个直径，例如，150mm、200mm、300mm、450mm等。所揭示方法及系统使得操作者能够测试具有衬垫、焊球及/或具有小大小及/或节距的其它接触结构的装置。焊球、衬垫及/或裸片上的其它合适导电元件在本文中共同称为“接触结构”或“接点”。在许多实施例中，在一或多个类型的接触结构的上下文所描述的技术还可应用于其它接触结构。
在一些实施例中，所述晶片中继器的晶片侧运载具有相对较小大小及/或节距(共同地，“尺度”)的晶片侧接触结构。使所述晶片中继器的所述晶片侧接触结构电连接到在所述晶片中继器的相对探查侧处的具有相对较大大小及/或节距的对应探查侧接触结构。因此，一旦所述晶片侧接触结构经适当地对准以接触所述半导体晶片，所述相对探查侧接触结构的较大大小/节距即实现更加稳健接触(例如，需要较少精确度)。所述探查侧接触结构的较大大小/节距可提供更可靠接触且更容易抵靠测试接触器的引脚对准。在一些实施例中，探查侧接点可具有毫米尺度，而晶片侧接点具有亚毫米或微米尺度。
在至少一些实施例中，所述晶片中继器与所述晶片之间的接触通过所述晶片中继器与所述晶片之间的空间中的真空而促进。例如，在所述晶片中继器与所述晶片之间的所述空间中的较低压力(例如次大气压)与较高外部压力(例如大气压)之间的压力差可在所述晶片中继器的所述探查侧上方产生力，从而导致所述晶片侧接触结构与所述晶片的对应裸片接点之间的充分电接触。
下文所描述的本发明技术的许多实施例可呈计算机或控制器可执行指令的形式，包含由可编程计算机或控制器执行的例程。所属领域的技术人员将了解，可对除下文所展示及描述的计算机/控制器系统外的计算机/控制器系统实践本发明技术。本发明技术可体现于经特定编程、经配置或经构造以执行下文所描述的计算机可执行指令中的一或多者的专用计算机、控制器或数据处理器中。因此，一般使用于本文中的术语“计算机”及“控制器”是指任何数据处理器且可包含因特网设备及手持装置(包含掌上计算机、可穿戴计算机、蜂窝式或移动电话、多处理器系统、基于处理器或可编程消费者电子装置、网络计算机、迷你计算机及其类似者)。由这些计算机处理的信息可由任何合适显示媒体(包含crt显示器或lcd)呈现。
本发明技术还可实践于分布式环境中，其中任务或模块由通过通信网络链接的远程处理装置执行。在分布式计算环境中，程序模块或子例程可经定位于本地及远程存储器存储装置中。下文所描述的本发明技术的方面可存储于计算机可读取媒体(包含磁性或光学可读或可抽换式计算机磁盘)上或于计算机可读取媒体(包含磁性或光学可读或可抽换式计算机磁盘)上散布，以及在网络上以电子方式分布。特别用于本发明技术的方面的数据结构及数据的传输还涵盖于本发明技术的实施例的范围内。
图1a是根据本发明所揭示技术的实施例的用于测试半导体晶片的测试堆叠100的部分的分解图。测试堆叠100可将来自测试器(未展示)的信号及电力路由到运载一或多个受测试装置(dut)的晶片或其它衬底，且将输出信号从所述dut(例如半导体裸片)传送回到所述测试器以用于分析及确定个别dut的性能(例如，所述dut是否适用于封装及运送到客户)。所述dut可为单个半导体裸片或多个半导体裸片(例如，当使用并行测试方法时)。来自所述测试器的所述信号及电力可通过测试接触器30路由到晶片中继器10，且进一步路由到晶片20上的所述半导体裸片。
在一些实施例中，所述信号及电力可使用缆线39而从所述测试器路由到测试接触器30。由测试接触器衬底32运载的导电迹线38可使缆线39电连接到测试接触器衬底32的相对侧上的接点36。在操作中，测试接触器30可接触晶片中继器10的探查侧13，如由箭头a所指示。在至少一些实施例中，相对较大探查侧接触结构14可改进与测试接触器30的对应接点36的对准。在探查侧13处的接触结构14通过晶片中继器衬底12的导电迹线18而与中继器10的晶片侧15上的相对较小晶片侧接触结构16电连接。晶片侧接触结构16的大小及/或节距适用于接触晶片20的对应裸片接点26。箭头b指示晶片中继器10的移动以与晶片20的作用侧25进行接触。如上文所解释，来自所述测试器的所述信号及电力可测试晶片20的所述dut，且来自所述经测试dut的所述输出信号可经路由回到所述测试器以用于分析及确定所述dut是否适用于封装及运送到所述客户。
晶片20由晶片夹盘40支撑。箭头c指示晶片20与晶片夹盘40配合的方向。在操作中，晶片20可使用(例如)真空v或机械夹箝抵靠晶片夹盘40而固持。
图1b及1c分别是根据本发明所揭示技术的实施例而配置的晶片中继器的部分示意性俯视图及部分示意性仰视图。图1b说明晶片中继器10的探查侧13。相邻探查侧接触结构14之间的距离(例如节距)在水平方向上表示为p1且在垂直方向上表示为p2。所说明探查侧接触结构14具有宽度d1及高度d2。取决于所述实施例，探查侧接触结构14可为正方形、矩形、圆形或其它形状。此外，探查侧接触结构14可具有均匀节距(例如，p1及p2跨越中继器10是相等的)或不均匀节距。
图1c说明晶片中继器10的晶片侧15。在一些实施例中，相邻晶片侧接触结构16之间的节距在水平方向上可为p1且在垂直方向上可为p2。晶片侧接触结构16的宽度及高度(“特性尺寸”)经表示为d1及d2。在一些实施例中，晶片侧接触结构16可为触碰晶片30上的对应裸片接点的引脚(图1a)。一般来说，探查侧接触结构14的大小/节距大于晶片侧接触结构16的大小/节距，因此改进所述测试接触器与所述晶片中继器之间的对准及接触。晶片10的所述个别裸片通常通过晶片深蚀道19而彼此分离。
图2是根据本发明所揭示技术的实施例的包含晶片中继器110及晶片20的组合件200的部分示意性俯视图。所说明俯视图包含晶片中继器110的探查侧13及晶片20的作用侧25。以部分视图说明晶片中继器110，其中所述晶片中继器的西北区段经移除以展示晶片20的无障碍视图。在一些实施例中，晶片中继器110及晶片20可通过真空或通过机械夹箝而保持在电接触中。在一些实施例中，测试接触器30(未展示)可接触晶片中继器110的探查侧13以建立晶片20(即，所述晶片的裸片)与测试器之间的电接触。
晶片20包含展示于细节100中的多个裸片120a到120d群组。在所说明的实施例中，裸片120a表示所述群组中的东北裸片，裸片120b表示西北裸片，裸片120c表示西南裸片，且裸片120d表示东南裸片。所述个别裸片包含可用于裸片测试的裸片接点26群组(例如，一列裸片接点26)。
晶片中继器110的探查侧13包含探查侧接触结构114，其在操作中可由测试接触器30(未展示)的接点接触以将来自测试器的测试信号/电力传送到晶片20的裸片，且返回。如参考图1a到1c所解释，探查侧接触结构114的大小/节距可相对较大以用于晶片中继器110与测试接触器30之间的更容易对准。晶片中继器110的晶片侧15运载可接触对应裸片接点26的晶片侧接触结构116。
图2a是图2中所说明的覆盖的细节100的细节图。测试堆叠细节100包含晶片20的四个裸片(120a到120d)及覆盖裸片120a到120d的晶片中继器110的对应部分。在所说明的实施例中，晶片中继器110包含探查侧接触结构114，其围绕晶片侧接触结构116而散布于晶片中继器110的相对侧处。在至少一些实施例中，探查侧接触结构114可具有大于面向裸片接点26的对应晶片侧接触结构116的大小/节距。当经适当对准时，晶片侧接触结构116可接触对应裸片接点26以建立电接触。
图3是根据本发明所揭示技术的实施例的晶片中继器10的布线的部分示意图。导电迹线118可将来自探查侧接触结构114的信号/电力路由到晶片侧接触结构116。导电迹线118可在晶片中继器10内部的布线层上布线。在一些实施例中，导电迹线118采取从探查侧接触结构114到晶片侧接触结构116的相对较短及直接布线。因此，探查侧接触结构114使用相对较短及直接布线而布线到其最近晶片侧接触结构116。因此，覆盖特定裸片(例如裸片120a)的探查侧接触结构114还布线到接触彼特定裸片(例如裸片120a)的裸片接点26的晶片侧接触结构116。
图4a到4d是根据本发明所揭示技术的实施例的晶片中继器布线的部分示意图。在至少一些实施例中，图4a到4d中所说明的所述晶片中继器布线可使用经减少数目次触地(例如四次触地)而促进测试所述晶片的所述裸片，同时消除或至少最小化所述测试接触器在所述晶片中继器及/或晶片的边缘上方的悬突。可在晶片20的大部分或整个晶片20上重复图4a到4d中所说明的图案。为所述布线的更好说明，图4a到4d的示意图包含裸片接点116a到116d、所述晶片中继器的接触结构116a到116d及导电迹线118a到118d(其在至少一些实施例中不能直接见于所述俯视图中)。所属领域的一般技术人员将理解，所述裸片接点、所述晶片中继器的所述接触结构及/或导电迹线可使用用于计算机辅助设计(cad)的工程软件(例如由凯登斯设计系统(cadencedesignsystems)公司的阿莱格罗(allegro))而布局。
图4a说明对应于裸片120a的晶片中继器20的测试堆叠细节100的布线。在一些实施例中，晶片中继器110的探查侧接触结构114a布线到晶片中继器110的面向裸片120a的裸片接点26的晶片侧接触结构116a。因此，使探查侧接触结构114a与测试接触器30接触可建立测试器与裸片120a之间的电接触以测试裸片120a。
图4b说明对应于裸片120b的晶片中继器20的测试堆叠细节100的布线。在一些实施例中，探查侧接触结构114b可与探查侧接触结构114a交错且从探查侧接触结构114a均匀地偏移(例如，探查侧接触结构114b的图案从探查侧接触结构114b的图案向右偏移达一个探查侧接触结构)。所说明探查侧接触结构114b可使用布线迹线118b而连接到晶片侧接触结构116b，晶片侧接触结构116b对应于裸片120b的裸片接点26。因此，在一些实施例中，通过将测试接触器30向右移动达一个探查侧接触结构(例如，从接触接触结构114a移动到接触接触结构114b)，测试接触器30可终止与裸片120a的电接触且建立测试器与裸片120b之间的电接触。
图4c说明对应于裸片120c的晶片中继器20的测试堆叠细节100的布线。在所说明实施例中，探查侧接触结构114c与接触结构114a交错且从接触结构114a向下(即，从接触结构114b成对角线向下)均匀地偏移达一个探查侧接触结构。探查侧接触结构114c可使用布线迹线118c而连接到晶片侧接触结构116c，晶片侧接触结构116c对应于裸片120c的裸片接点26。因此，在一些实施例中，通过将测试接触器30向下移动达一个探查侧接触结构(例如，从接触接触结构114a移动到接触接触结构114c)或成对角线向下移动(例如，从接触接触结构114b移动到接触接触结构114c)，测试接触器30可在测试器与裸片120c之间建立电接触。
图4d说明对应于裸片120d的晶片中继器20的测试堆叠细节100的布线。在所说明的实施例中，探查侧接触结构114d相对于探查侧接触结构偏移达一个探查侧接触结构(例如，从接触结构114a成对角线向下偏移，或从接触结构114c向右偏移，或从接触结构114b向下偏移)。因此，在一些实施例中，通过将测试接触器30向下重新定位达一个探查侧接触结构(即，从接触接触结构114a重新定位到接触接触结构114d)或通过相对于接触结构114b及114c而类似地重新定位测试接触器30，测试接触器30可在测试器与裸片120d之间建立电接触。例如，探查侧接触结构114d可使用布线迹线118d而连接到晶片侧接触结构116d，晶片侧接触结构116d对应于裸片120d的裸片接点26。
图5是根据本发明所揭示技术的实施例的晶片中继器布线的部分示意图。图5说明组合图4a到4d中所说明的布线的布线迹线。布线图例表示晶片中继器10的接点结构及布线迹线(a、b、c、d)，其可使测试接触器30与晶片中继器110的探查侧连接且进一步与对应裸片120a到120d连接。在所说明的实施例中，探查侧接触结构114a到114d经交错使得(例如)每一探查侧接触结构114a相邻于对应探查侧接触结构114b。在其它实施例中，所述探查侧接触结构可交错达两个或两个以上个别探查侧接触结构的距离。从探查侧接触结构114a到114d到晶片侧接触结构116a到116d的布线有时称为交叉指状多面对称扇出。
在至少一些实施例中，通过将测试接触器30步进一个探查侧接点(例如，从接触探查侧接点114b步进到接触探查侧接点114c)，测试器终止与裸片120b的电接触且建立与裸片120c的电接触。所述过程可通过将测试接触器30从探查侧接点114c到探查侧接点114a等步进一个探查侧接点而继续。在一些实施例中(例如，当四个裸片120a到120d的图案跨越半导体晶片20而重复时)，测试接触器30可利用测试接触器30的抵靠晶片中继器10的四次触地而建立与全部或几乎全部裸片的电接触。在至少一些实施例中，在测试接触器30与晶片中继器20之间的此次触地序列可减少或消除测试接触器30在半导体晶片20及/或晶片中继器10的边缘上方的悬突。在一些实施例中，全部裸片120a可以测试接触器30的一次触地并行测试，接着利用下一次触地等并行测试全部裸片120b。
在一些实施例中，晶片中继器10可包含用于布线导电迹线118a到118d的多个布线层。例如，每一导电迹线118a到118d群组可在四层晶片中继器110的专用布线层中布线。其它布线方法是可能的，例如，使用一个布线层用于两个导电迹线群组，从而产生一个两层晶片中继器10(例如，导电迹线118a及118c在一个布线层中，且导电迹线118b及118d在另一布线层中)。所述导电迹线在所述布线层内的其它分布是可能的。
图6是根据本发明所揭示技术的另一实施例的晶片中继器布线的部分示意图。所说明测试堆叠细节100包含覆盖四个裸片120a到120d的晶片中继器110的部分。在所说明的实施例中，晶片中继器110的探查侧接触结构114e及114f分别布线到晶片侧接触结构116e及116f。布线图例表示可使测试接触器30与对应裸片120a到120d连接的接点结构及布线迹线(e、f)。在所说明的实施例中，测试接触器30可利用测试接触器30的在晶片中继器10上方的仅两次触地而建立与所述晶片上的全部或几乎全部裸片的电接触。例如，所述测试接触器可接触探查侧接触结构114e以建立与4裸片120a到120d群组中的裸片120a及120b的电接触。在一些实施例中，在测试裸片120a及120b之后，测试接触器30可经重新定位成与探查侧接触结构114f的接触以通过(例如)将测试接触器30向下步进一个探查侧接触结构(例如，从探查侧接触结构114e步进到探查侧接触结构114f)而建立与裸片120c及120d的电接触。在所述半导体晶片(图2中所展示)上的其它四裸片群组还可每次触地使两个裸片(例如，裸片120a/120b或裸片120c/120d)与测试接触器30电接触。在一些实施例中，所述半导体晶片上的全部或几乎全部裸片可通过此次触地序列测试同时消除或至少减少测试接触器30在半导体晶片20及晶片中继器10的边缘上方的悬突。在一些实施例中，导电迹线118e、118f可布线于晶片中继器10的多个布线层(例如三个或四个布线层)中以减少布线迹线阻塞。
依据前文，将了解，本文为了说明目的已描述本发明技术的特定实施例，但是可在不偏离本发明的情况下作出各种修改。例如，在一些实施例中，所述裸片的测试可使用由所述晶片中继器运载的测试器资源(例如，产生测试向量的测试器芯片)完成，或所述测试器资源可部分由所述测试器运载且部分由所述晶片中继器运载。
此外，虽然上文已在所述实施例的上下文描述与某些实施例相关的各种优点及特征，但其它实施例还可展现此类优点及/或特征，且并非全部实施例必须展示此类优点及/或特征以落于本发明技术的范围内。据此，本发明可涵盖本文中未明显展示或描述的其它实施例。