一种新型半导体测试装置、测试系统及测试方法与流程

本发明涉及一种半导体测试装置，特别涉及一种半导体测试装置及系统。

背景技术：

半导体是指常温下导电性能介于导体(conductor)与绝缘体(insulator)之间的材料。半导体在收音机、电视机以及测温上有着广泛的应用，如二极管就是采用半导体制作的器件。

目前全球市场使得大量产品的制造商以低价提供高品质的产品。因此，重要的是要提高良率及生产效率，以便将生产成本降至最低。尤其在半导体制造的领域，因此，半导体制造商的目标在于改善开发阶段的效率同时提高量产阶段生产的良品率。

技术实现要素：

本发明的目的是提供一种新型半导体测试装置、测试系统及测试方法，使得其可以提高板阶可靠性测试的效率，从而实现自动化测试。

本发明的目的是这样实现的：一种新型半导体测试装置，包括设置在基板一侧的金属导电触片，所述金属导电触片的正面以及背面设置有若干根导线，所述金属导电触片包括导入结构。

作为本发明的进一步限定，所述导入结构为内凹结构。

一种新型半导体测试系统，包括设置在测试载板上之一插槽和若干个通道；所述插槽内设置有若干个导线；如权利要求1或2所述的一种新型半导体测试装置插入所述插槽设置；所述半导体测试装置的所述金属导电触片的若干个导线分别接触所述插槽的所述若干个导线。

作为本发明的进一步限定，所述半导体测试系统还包括至少一测试链，所述测试链的路径为由所述测试载板的所述若干个通道的其中之一，经过所述插槽和所述金属导电触片到达设置在所述半导体测试装置的待测封装元件，并经过所述金属导电触片和所述插槽回到所述测试载板的所述若干个通道的其中的另一。

作为本发明的进一步限定，所述测试链的路径经过所述插槽和所述金属导电触片到达所述半导体测试装置时，会经过所述金属导电触片的若干个导线中的第一导线和第二导线；以及所述测试链的路径经过所述金属导电触片和所述插槽回到所述测试载板时，会经过所述金属导电触片的若干个导线中的第三导线和第四导线。

作为本发明的进一步限定，所述测试链的路径经过所述插槽和所述金属导电触片到达所述半导体测试装置时，会经过所述插槽的若干个导线中的第一导线和第二导线；以及所述测试链的路径经过所述金属导电触片和所述插槽回到所述测试载板时，会经过所述插槽的若干个导线中之第三导线和第四导线。

作为本发明的进一步限定，还包括有另一插槽和插入所述另一插槽设置的另一如权利要求1或2所述的半导体测试装置。

一种半导体测试方法，包括以下步骤：

步骤1）利用短回授路径测试所述金属导电触片；

步骤2）将待测封装元件焊接在所述基板上；

步骤3）利用长回授路径测试所述待测封装元件在所述基板上的板阶可靠性。

与现有技术相比，本发明的有益效果在于：通过本发明可大大提高板阶可靠性测试的效率，从而实现自动化测试，降低人工成本，满足自动化生产要求。

附图说明

图1为本发明的半导体测试装置的示意图。

图2为本发明图1的半导体测试装置的侧视图。

图3为图1的半导体测试装置插设在半导体测试机台的测试载板的半导体测试系统的一实施例示意图。

图4为图1的半导体测试装置插设在半导体测试机台的测试载板的侧视图。

图5为本发明的半导体测试装置插设在半导体测试机台的测试载板的半导体测试系统的另一实施例示意图。

图6为本发明的半导体测试系统的测试线路配置的一实施例示意图一。

图7为本发明的半导体测试系统的测试线路配置的一实施例示意图二。

图8为本发明的半导体测试系统的测试线路配置的另一实施例示意图。

图9为图6～7的半导体测试系统的测试线路延伸的示意图。

图10为图8的半导体测试系统的测试线路延伸的示意图。

图11为本发明的半导体测试系统在高低温测试时的实施例示意图。

图12为本发明的半导体测试方法的实施例示意图。

具体实施方式

下面结合具体实施例对本发明做进一步说明。

如图1所示，半导体测试装置100，包括有一基板102与一金属导电触片106，金属导电触片106为设置在基板102之一侧，金属导电触片106包括由导电材质所组成的若干个导线108，例如可以镀金或镀锡的加工所制成，其中金属导电结构106的格式为可为一双列直插式记忆体模组(dualinlinedmemorymodule,dimm)界面、一周边元件连接界面(peripheralcomponentinterface,pci)、一快速周边元件连接界面(peripheralcomponentinterface-express,pci-e)、一通用序列汇流排(universalserialbus,usb)界面、或一图形加速连接埠(acceleratedgraphicsport,agp)界面等。说明书中稍后会详细说明半导体测试装置100如何插设在半导体测试机台的测试载板的插槽内，使得利用半导体测试系统进行半导体测试装置100的自动化测试方法。若干个info元件104_1～104_4为以表面黏着技术设置在基板102上。在此实施例中，info元件104_1～104_4的配置仅为示范性，实际上info元件的数量和配置方式并不以此为限。

如图2所示，在此实施例中，金属导电触片106的若干个导线108又分为配置在金属导电触片106正面的若干个导线108_1，以及配置在金属导电触片106背面的若干个导线108_2，使得增加可被测试的信号的数量，最终达到增加测试覆盖率（testcoverage）的目的。

如图3所示，测试载板110上设置有至少一插槽112_1，插槽112_1为用来容纳半导体测试装置100的金属导电触片106，插槽112_1并设置有若干个导线114以对应金属导电触片106的若干个导线108，使得使半导体测试装置100电连接在半导体测试机台的测试载板110。为了便于说明，在图3的正面视角仅绘示插槽112_1，然而本实施例中实际上可包括若干个插槽112_1～112_n，n为大于1的任意整数。

如图4所示，为本实施例的插槽112_1～112_n的设置方式，其中n个半导体测试装置100_1～100_n分别对应插槽112_1～112_n。图4中还显示了若干个导线114又分为对应金属导电触片106正面的若干个导线108_1的若干个导线114_1，以及对应金属导电触片106背面的若干个导线108_2的若干个导线114_2。当半导体测试装置100_1～100_n分别插入插槽112_1～112_n时，金属导电触片106会嵌入插槽的凹部，使金属导电触片106正面的若干个导线108_1接触位在插槽凹部的若干个导线114_1，以及使金属导电触片106背面的若干个导线108_2接触位在插槽凹部的若干个导线114_2。

如图5所示，半导体测试装置500包括和半导体测试装置100相似的结构，包括有一基板502与一金属导电触片506，若干个info元件504_1～504_4为以表面黏着技术设置在基板502上；一测试载板510包括和测试载板110相似的结构，设置有至少一插槽512_1，插槽512_1为用来容纳半导体测试装置500的金属导电触片506，插槽512_1并设置有若干个导线514以对应金属导电触片506的若干个导线508，使得使半导体测试装置500电连接在半导体测试机台的测试载板510。半导体测试装置500和半导体测试装置100的不同的处在于金属导电触片506包括一导入结构a，而插槽512_1和图3的插槽112_1的不同的处在于插槽512_1包括一导入结构a’，其外型特徵对应在导入结构a并可彼此结合。在本实施例中，导入结构a为一内凹结构；导入结构a’为一外凸结构，在半导体测试装置500的金属导电触片506进入插槽512_1的过程中，金属导电触片506的内凹结构a可帮助金属导电触片506被导入到正确的位置，最终和插槽512_1的外凸结构a’紧密结合，确保若干个导线508正确地接触到相对应的若干个导线514。

如图6-7所示，测试线路配置包括有若干个短回授（shortloopback）路径和若干个长回授（longloopback）路径。在图6中，短回授路径以箭头标示，主要为用来测试金属导电触片106的若干个导线108是否皆正常地和插槽112_1的若干个导线114接触。在本实施例中，插槽112_1的若干个导线114分别电连接到测试载板110上的若干个通道（channel），而金属导电触片106的若干个导线108在进入基板102后被配置为两两相连接，因此，当金属导电触片106插入插槽112_1时，测试信号可从测试载板110之第一通道ch1经过插槽112_1和金属导电触片106到达基板102，并在不经过若干个info元件104_1～104_4的情况下，直接透过金属导电触片106和插槽112_1来回授到测试载板110之第二通道ch2。利用若干个短回授路径，可在正式开始测试基板102和info元件104_1～104_4的前，先确保金属导电触片106的若干个导线108皆能够正常地和插槽112_1的若干个导线114电连接。举例来说，若金属导电触片106的导线数量为204条，则会有102条短回授路径产生，需要使用测试载板110上的102个通道。

在图7中，长回授路径以箭头标示，主要为用来测试若干个info元件104_1～104_4是否如预期地电连接至基板102。在本实施例中，金属导电触片106的若干个导线108规划有冗余（redundancy）配置，可降低金属导电触片106和插槽112_1之间因接触不良而导致测试失败的机率。具体来说，若干个导线108中，会有超过一条的导线被接入到每一测试链的输入端，例如若干个导线108中的两条导线被连接到第一测试链之一输入端chain1_h，以及会有超过一条的导线被接入到每一测试链的输出端，例如若干个导线108中的另两条导线被连接到第一测试链之一输出端chain1_t。第一测试链会经过若干个info元件104_1～104_4的至少其中之一。当金属导电触片106插入插槽112_1时，测试信号可从测试载板110的第一通道ch1及第二通道ch2经过插槽112_1和金属导电触片106到达基板102，并进入第一测试链的输入端chain1_h。第一测试链会经过若干个info元件104_1～104_4的至少其中之一，并从输出端chain1_t透过金属导电触片106和插槽112_1回授到测试载板110的第三通道ch3及第四通道ch4。由在于长回授路径的测试时第一通道ch1及第二通道ch2为相同信号，第三通道ch3及第四通道ch4为相同信号，其后通道亦两两同，故图8中将图7中原本的第一通道ch1及第二通道ch2合并，第三通道ch3及第四通道ch4合并，其后通道亦两两合并，亦可达到相同的效果。

如图9所示，n个半导体测试装置100_1～100_n分别插入测试载板110的插槽112_1～112_n。在每一半导体测试装置100_1～100_n都分别包括相同的短回授路径和长回授路径配置的情况下，可将每一半导体测试装置100_1～100_n的相对应短回授路径/长回授路径串连起来一起进行测试，以节省测试的时间。举例来说，原本要对半导体测试装置100_1～100_n分别进行第一测试链的测试，也就是说半导体测试装置100_1～100_n的第一测试链的信号输出端原本应是分别接到第三通道ch3及第四通道ch4，但在图9中，半导体测试装置100_1的第一测试链的信号输出端被串接到半导体测试装置100_2的第一测试链的信号输入端，半导体测试装置100_2的第一测试链的信号输出端被串接到半导体测试装置100_3的第一测试链的信号输入端，并依此方式一路串接到半导体测试装置100_n，最后才将半导体测试装置100_n的第一测试链的信号输出端接到第三通道ch3及第四通道ch4。

如图10所示，n个半导体测试装置100_1～100_n分别插入测试载板110的插槽112_1～112_n。在每一半导体测试装置100_1～100_n都分别包括相同的长回授路径配置的情况下，可将每一半导体测试装置100_1～100_n的相对应长回授路径串连起来一起进行测试，以节省测试的时间。举例来说，原本要对半导体测试装置100_1～100_n分别进行第一测试链的测试，也就是说半导体测试装置100_1～100_n的第一测试链的信号输出端原本应是接到第二通道ch2，但在图10中，半导体测试装置100_1的第一测试链的信号输出端被串接到半导体测试装置100_2的第一测试链的信号输入端，半导体测试装置100_2的第一测试链的信号输出端被串接到半导体测试装置100_3的第一测试链的信号输入端，并依此方式一路串接到半导体测试装置100_n，最后才将半导体测试装置100_n的第一测试链的信号输出端接到第二通道ch2。

如图11所示，在进行高低温测试时，可利用一隔温装置覆盖在测试载板110的虚线处，使隔温装置内产生所需的温度进行测试；在本实施例中，根据隔温装置的规格，部分半导体测试装置需要配合测试的位置从插槽移除。例如若欲将隔温装置覆盖在半导体测试装置100_2时，需将半导体测试装置100_1和100_3从插槽112_1和112_3移除。

如图12所示，半导体测试方法1200包括有步骤1202～1216，其中各个步骤的顺序并不意味着这些步骤必须按照顺序来执行。相反地，可以以任何合适的顺序来执行这些步骤。其中步骤1202～1204为利用本发明前述实施例中的短回授路径来达成，步骤1208～1216为利用本发明前述实施例中的长回授路径来达成。在步骤1202中，针对本发明实施例的金属导电触片106进行一连续性测试（continuitytest）来验证金属导电触片106的若干个导线108是否皆正常地和插槽112_1的若干个导线114接触。在步骤1204中，针对本发明实施例的金属导电触片106进行一短路测试来验证金属导电触片106的若干个导线108和插槽112_1的若干个导线114是否发生有彼此短路的现象，在本实施例中，短路测试可包括漏电测试（n-leaktest）。在步骤1206中，将info元件104_1～104_4以表面黏着技术焊接在基板102上，以准备进行后续针对info元件104_1～104_4和基板102的板阶可靠性测试。在步骤1208中，进行一测试链开路测试，例如在本实施例中，测试链开路测试包括测试链阻抗测试（chainresistancetest）。在步骤1210中，进行一测试链短路测试，例如在本实施例中，测试链短路测试包括测试链漏电测试（chainn-leaktest）。当进行完第一轮的测试链开路测试和测试链短路测试，在步骤1212中，利用一测试链高电压短路测试（chainn-leakstress）来对测试链经过的路径进行在高电压情况下的短路测试。最后，在步骤1214～1216中，重复步骤1208～1210的测试，以检查测试链经过的路径在经过高电压的后是否依然正常。

本发明并不局限在上述实施例，在本发明公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中之一些技术特征作出一些替换和变形，这些替换和变形均在本发明的保护范围内。