专利名称：用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统的制作方法
技术领域：
本发明涉及集成电路(IC)芯片测试软件系统。
技术现状数字半导体芯片分为两大类存储芯片和逻辑芯片。微处理器就是逻辑芯片。数字半导体芯片是由熟练的芯片设计人员使用复杂的软件工具设计出来的。由于这种芯片的测试存在着复杂性，出现了一个名为“为了测试而设计”(DFT)的领域。为了测试而设计技术包括在芯片内设计一个或多个用于读写芯片特定区域的“扫描链”，如果没有这些“扫描链”，读写将无法实现。印刷线路板布局工具在硅晶上进行芯片设计的布局。所得到的芯片布局以网络列表的形式表示，也就是一组底层设计单元的列表和它们之间的相互关系。一旦设计完成，这部分将被“录出去”(就是将代表芯片的文件记录到磁带或磁盘上)。然后，掩膜室制造用于生产芯片的光掩模。
存储芯片和逻辑芯片都要求对生产的监控和测试。生产监控使用“行中”检测设备实现，而生产测试使用“行尾”检测设备实现。行中检测设备检测整个半导体晶片，每个晶片上面都有数百个芯片。行尾检测设备对半导体晶片进行“分类功能测试”，这些晶片中的芯片管脚交互接触，芯片“运行”。作为功能测试的结论，工件按照测试结果被“分类”(一般地说，按照电子记录中的不同类别进行放置)。
除了测试还有故障分析。故障分析力图使特定芯片的故障在通过生产测试或原型测试被检测出来后，用以确定芯片发生故障的原因。故障分析通常需要包括比分类更详细的故障信息。详细故障信息通常包括对有限个封装好的工件的重新测试。
由于存储芯片作为存储单元，具有规则排列的结构，使它们容易进行故障分析。存储芯片可以通过对芯片进行一系列的读写操作完成测试。读写测试中发现的错误作为可能存在的实际的缺陷被定位在芯片上易识别的位置处。另一种情况是，存储芯片的设计具有内置自检测(BIST)能力。在这两种情况下，功能测试结果都可以被“位映射”至存储芯片的故障位置。在存储器的位映射中，电子故障被定位于模板上相对较小的一块物理“轨迹”之内。
图1所示为与传统存储器位映射测试相应的方法流程。对晶片进行行中检测(右手栏)和行尾检测(左手栏)。行中检测使用诸如可由KLA-邓柯公司(KLA Tencor)处得到的KLA21xx系列光学检测设备。行中检测生成包含光学缺陷X、Y坐标位置信息的缺陷文件。此信息可以以任何传统的格式输出，例如当前受让人KnightsTechnology的Yield Manager工具中所使用的格式。行尾测试使用测试器，有时是指ATE(自动测试设备)。测试器识别故障存储器的位置。此信息被处理为可识别的X、Y缺陷位置。X、Y缺陷信息也被输出到Yield Manager工具中。由于行中测试和行尾测试在Yield Manager工具中的格式相同，得到一个相覆盖的缺陷区域，将其标识为“致命缺陷”(会导致部件功能丧失的缺陷)。特别地，如果一个缺陷的位置和一个故障的位置一致，这个缺陷被认为是致命缺陷，也就是导致故障的直接原因。在这种情况下，问题的解决被放在生产过程中而不是底层的部件设计中。
作为存储芯片更优良的测试性的结果，半导体制造厂家和实验室中增加产量的部门长期以来依赖存储芯片完善现有的技术。增加产量的工程师通常使用存储器生产线对生产过程进行检测并保证其他使用同样技术的逻辑芯片的生产线的产量。行中缺陷检测工具，结合行尾功能检测位映射结果，可用于提高存储芯片的产量。存储器位映射故障数据可以进一步被归为故障类别(例如，单位故障，列故障、行故障等)。
故障分析工程师可以根据给定的存储器故障坐标，使用许多“物理反求”方法确定故障的根本原因。在故障分类的基础上，工程师可以估计出故障在生产过程的何处产生(例如多硅层沉积步骤，金属1层沉积步骤等)。
然而，近年来，逻辑产品在半导体工业中的市场份额大大地增加了，造成许多新的“仅限于逻辑芯片”的实验室上马。不幸的是，在缺少“存储器生产线监控器”的情况下，仅限于逻辑芯片的实验室不能充分利用这些年来工业中所发展的增长产量的技术。目前，仅限于逻辑芯片的增产工程师与生产存储芯片的同行相比遇到了严重的阻碍。迄今为止，还没有一种可以将逻辑芯片的区域进行“位映射”的方法。而且，逻辑芯片功能测试结果不能为故障模板中的故障处的物理坐标提供一个起始点。
最先进的逻辑芯片设计包括扫描测试。扫描测试将芯片中真实的逻辑状态打碎为许多分离的逻辑链，可以单独测试这些逻辑链的基本功能。扫描测试可以识别一连串的故障信号。然而，即使在得到已知模板的一连串故障信号之后，还是无法确定故障的物理位置，这是由于每个故障信号在其“逻辑锥区”中都可能包括数百个晶体管，而且经常出现复合故障信号。因此，传统逻辑芯片增长产量的技术主要依赖分类功能测试结果来预测和纠正半导体的方法问题。这种方法有几个弊病，包括不能将一个特定类别的二进制失落与可疑的方法等级相联系、不能从已封装产品产量问题区分未封装产品产量问题以及不能在大量故障模板之间建立清晰的联系。
故障分析可以使用已知的电子诊断方法用以得到如图2所示的可疑故障网络的诊断列表。使用测试器测试具有内置自检测(扫描)能力的已封装设备。扫描故障数据被转换为可被ATPG(自动测试类型生成)工具使用的格式。例如，事先，自动测试类型生成工具用于产生测试器所使用的测试类型文件。然后，自动测试类型生成工具使用转换好的测试数据，结合测试类型文件、设置文件、一个或多个自动测试类型生成诊断模型和来自设计数据库的设计信息，用于识别可疑的故障信号，并以诊断列表的形式输出(图3)。
CAD导航工具也被开发用于辅助故障分析。CAD导航是指在电路布局图上指出并点击以此自动驱动诸如FIB(离子聚焦束)的设备，指向芯片的相应位置。CAD导航工具还允许指定网络名，显示相应的布局。受让人Knights Technology的Merlin FrameworkCAD导航工具就是一个这样的工具。此工具获取网络列表信息、布局信息和联系两者的交叉引用文件，可以产生一个具有有效索引结构的Knights专有格式的统一数据库。更详细的情况可以参见图4，详细地阐述了建立这样一个Knights数据库的过程。SPICE格式的网络列表被转换为适当的格式(如果需要的话)。SchematicVerification数据库的数据被转换用以得到交叉引用文件、交叉引用网络名和数字网络标识符(如果需要的话)。布局数据被转换为适当的多边形布局格式。M映射器程序按照下面所述的方式生成适于CAD导航的数据库。
图9为缺陷强度堆栈映射的一个示例；图10为逻辑映射方法流程的另一种表述；图11为与本发明的一个实施例对应的逻辑映射系统；和图12为帮助理解逻辑映射方法的一个示例的更详细的流程故障数据的逻辑-物理转换是通过这里所讲的逻辑映射方法实现的。逻辑映射可以生成故障网络列表节点的X、Y坐标。图6所示为逻辑映射系统的一般化表述。逻辑映射从产生功能测试输出文件(例如ASC II文件)的晶片级功能测试开始。一旦得到功能测试输出文件，可以使用已知的方法对功能测试结果进行后处理，并将其转换为适于输入至设计诊断模型中的故障信号列表。有各种商用电路分析工具用于设计诊断建模。Mentor Graphics的FastScan电路分析工具就是其中的一个。
转换后的功能测试输出文件被输入至电路分析工具中。电路分析工具用于产生可疑故障网络列表。图3所示为该表的一个示例。
可疑网络列表向量识别故障位置的精度取决于设计诊断模型或是模拟模型是否合适。建立一个准确有效的设计模型需要电路设计者的输入。有些情况下，必须修改电路模拟以便在可疑故障向量数目和电路分析所需时间之间达到一个适当的平衡。
在设计任务中，倾向于牺牲更多的计算机时间寻找最少数目的可疑故障网络列表节点。例如，芯片设计者将故障模板的模拟模型运行几分钟至一小时用来寻找一两个可疑的故障向量。这种操作方式与电路分析工具经常在电路设计和校验中的担当的任务相一致。为了使模拟模型与晶片生产实验室中功能测试数据的转换相适应，可疑网络列表节点的输出数据流比在电路设计和校验任务中要高的多。为了由逻辑映射提供实时信息，生产中的模拟模型应该能够在一分钟内诊断故障模板，即使这将意味着可疑故障节点列表会更多(例如，3到10个节点)。
此外，为了生产的用途，模拟模型可以在批处理模式或后台模式下运行。这样就实现了不干涉、测试数据的连续处理和结果在全企业范围内的实时分布。
当以批处理模式操作时，模拟模型的输出将连续地直接输出到一个用于转换为标准缺陷文件格式的转换器中。当前的受让人Knights Technology的Merlin CAD导航结构软件提供了一个合适的转换器。这个结构软件使用晶片的布局数据将可疑故障节点的输出数据流转换为物理位映射文件。这个结构软件还允许将物理位映射以布局轨迹的形式覆盖到设备布局上，如图7所示。布局轨迹可以用与光掩模同样的层数显示。较优的情况下，可疑故障节点中的每层光掩模轨迹输出到独立的文件中，以便与行中缺陷数据精确关联(也就是说，将金属缺陷与金属光掩模上的可疑节点故障轨迹相比较)。
物理位映射文件可以用诸如目前受让人的Yield Manager工具的各种产量管理工具导出。产量管理工具提供各种可视化选项，例如，缺陷晶片映射、位映射和图表。致命缺陷比率用来评估缺陷与逻辑位映射故障的匹配程度，图8为它的一个示例。位映射故障强度堆栈映射表示出布局中容易发生故障的区域，图9为它的一个示例。
如果需要的话，位映射数据可以将缺陷数据输出为各种标准的输出格，例如，KLA格式、ESDA格式等。用这种方式，可以将逻辑映射数据和行中测试数据处理为相同的格式，以便进一步的处理。
逻辑映射方法的另一种表述如图10所示。每个被测模板的数据记录被传至服务器(例如，一台运行诸如Fastscan、Sunrise等自动测试类型生成软件包的Unix服务器)。如果芯片发生了彻底的故障，所得到的该芯片的数据记录就不可用了。然而一般情况下，大部分数据记录是可用的。服务器将这些数据记录转换为适当的模拟格式。逻辑映射使用这些转换过的数据记录和设计数据生成故障网络节点的X、Y坐标。如下文将要进一步详述的，逻辑映射器使用的设计数据包括例如，来自GDS II布局文件的输入、网络节点数据和LVS(布局相对图示)数据。当得到X、Y坐标后，可以将其用于故障分析和产量分析。故障分析通常是个很长的过程，与之不同，产量分析有实时数据要求。逻辑映射将以下文所述满足这些实时数据要求。
图11所示为本发明的实施例对应的一个逻辑映射系统。与前面所述的图10相同，每个被测模板的数据记录被传至服务器(例如，一台运行诸如Fastscan、Sunrise等自动测试类型生成软件包的Unix服务器)，在那里一部分数据记录被转换为适当的模拟格式。逻辑映射使用这些转换过的数据记录和设计数据生成故障网络节点的X、Y坐标。然后，这些信息被存储到诸如Knights Technology的Yield Mananger工具的产量管理工具数据库中。
逻辑映射转换器将进来的诊断列表转换为标准缺陷数据格式。所得到的诊断数据在Yield Mananger数据库中与行中检测数据合并。在一个典型的优选实施例中，Yield Mananger数据库用于将行中缺陷数据和逻辑映射数据相覆盖。一旦行中检测数据和逻辑映射数据在同一个数据库中是相同的格式，在高端(例如，Windows NT)PC上运行的诸如Yield Mananger的客户端软件，就可以用各种方式实现数据的可视化，例如，晶片映射、图表、布局等。另外，数据可以用各种格式导出以便加速数据共享。
如前所述，当故障网络列表轨迹转换为标准缺陷文件格式后，可以使用各种覆盖和可视化辅助手段。缺陷匹配可以基于一个用户定义的以缺陷(行中的)到逻辑映射轨迹上任一点的大致半径实现。产量管理工具用于预过滤缺陷数据，以达到消除匹配前的烦人的缺陷的目的。与产品相关的冲击造成的缺陷被导出并回到CAD导航结构中，例如，用于FIB(离子聚焦束)导航和反求。这些冲击缺陷可以归为一组进行有选择的分析，以确定哪类缺陷最致命并确定其它诸如缺陷尺寸或强度分布的重要特征。于是就产生了一个如何使用测试数据的新的典范。
例子逻辑映射是Texas Instruments生产线上实现的。图12所示为典型实现的详细描述。图12的布局中，所执行的操作在中间栏中表示，数据(或程序)的输入在左侧栏和右侧栏中表示。图的上半部分与电子诊断流相关。注意，与传统电子诊断流(图2)相比较，图12中，被测试的是晶片而不是封装元件。修改测试程序用于得到详细的故障数据而不是传统生产线中简单的“执行/不执行”。针对每类设备开发了模板解码表和解码器，以确保与晶片上特定模板相关的测试数据被映射到Yield Manager数据库中正确的模板坐标上。
图的下半部分与逻辑映射方法流程相关。诊断数据被转换为多边形文件发生器可读的格式。多边形文件发生器读取转换后的诊断数据并根据此前得到的数据库(图4)对其进行处理，用以生成多边形文件。这些多边形文件被依次转换，得到所要求格式的标准缺陷文件。
这项发明可以围绕本发明的本质精神以其它的特定形式体现，这一点被本行业中具有普通技能的从业者大加赞赏。因此，这里所述的实施例在所有方面都是说明性的，而不是限制性的。发明的范围由附加的权利要求书而不是前面的叙述所指出，在其含义和范围内的所有变化和等价物都包含在本发明内。
权利要求
1.一种半导体集成电路测试中的自动检测缺陷定位的方法，包括以下步骤测试集成电路以得到大体的故障区域；将大体的故障区域数据输入电路分析工具中；从电路分析工具中得到第一次可能的缺陷数据；执行集成芯片的行中检测得到第二次可能的缺陷数据；以及并将第一次和第二次的数据关联起来定位可能的缺陷。
2.根据权利要求1所述的方法，其中，将大体的故障数据输入到电路分析工具中，并从电路分析中得到第一次被定位的可能的缺陷数据的过程，使用至少一台已编程的计算机连续完成。
3.根据权利要求1所述的方法，其中，将第一次和第二次被定位的可能的缺陷数据的关联起来定位可能的缺陷，包括生成第一次和第二次被定位的可能的缺陷数据的可视化覆盖。
4.根据权利要求1所述的方法，其中，集成电路是具有内置自检测能力的逻辑电路。
5.根据权利要求1所述的方法，其中，大体故障数据是通过使用集成电路的行尾测试得到的。
6.根据权利要求5所述的方法，其中，集成电路在晶片形式下被测试。
7.根据权利要求1所述的方法，其中，从电路分析得到的第一次被定位的可能缺陷包括建立数据库；并依据此数据库对逻辑缺陷数据进行处理得到物理缺陷数据；以及用数据库处理逻辑缺陷数据以得到物理缺陷数据。
8.根据权利要求7所述的方法，其中，建立数据库包括将设计信息从第一格式翻译为第二格式。
9.一个测试半导体集成电路的系统，包括电路分析工具；以及自动的方式包括将大体的缺陷数据应用于电路分析工具；从电路分析工具得到被定位的可能的缺陷数据；以标准格式表示被定位的可能的缺陷数据；以及将被定位的可能的缺陷数据存储到多客户端可用的数据库服务器上。
全文摘要
本发明总的来说,通过将经过模拟模型的数字逻辑芯片所具有的功能测试数据进行转换,利用如前所述的功能确定和显示与网络名相对应的X、Y坐标。这个模拟模型可以识别芯片的一个或多个缺陷网络。依据如前所述类型的数据库对缺陷网络进行处理,得到这些网络的X、Y坐标数据,允许将这些坐标在芯片布局上以物理轨迹的形式被记录下来。在典型的实施例中,通过获取功能测试器的输出,并将故障扫描链列表(124)转换(126)为可疑的网络列表节点(129)来实现这种映射。然后识别可疑的网络列表节点的X、Y坐标并将其存储在数据库中,给出了故障分析并向增长产量的工程师提供了起始点,起始点用于进行故障分析和迅速判断行中检测数据是否可以解释已知故障。然后,这些节点从电路设计交互映射到设计中复合光掩模层的每一层芯片布局中。详细的故障数据被收集并作为综合程序的一部分存储到晶片层而不是作为一项所需的基本程序存储到封装层。因此可以用完全自动的方式得到大量高质量的数据,而不是相反的以极度费力的方式得到相对较少的相对低质量的数据。
文档编号G01R31/28GK1342318SQ99815607
公开日2002年3月27日 申请日期1999年11月12日 优先权日1998年11月13日
发明者肖恩·史密斯, 哈利·巴拉钱得兰, 杰森·帕克, 斯蒂芬妮·沃茨巴特勒 申请人:依莱克特罗格莱斯有限公司, 德州仪器公司