一种锁相环电路嵌入式测试方法
【技术领域】
[0001] 本发明属于嵌入式测试技术领域，设及一种锁相环电路嵌入式测试方法及装置。
【背景技术】
[0002] 现有技术对传统锁相环测试是通过外部测量仪器在锁相环电路外部加载激励信 号，并根据相关响应而进行故障诊断。传统测试方法需要专用测试设备，占用测试资源。本 发明旨在针对传统锁相环电路故障检测方法存在的缺点和不足，对锁相环电路进行嵌入式 测试性设计，设计一套基于故障字典法的锁相环电路嵌入式故障诊断系统，开发锁相环嵌 入式测试电路，针对化L电路性能参数，如输出频率、锁定时间、时钟抖动等，实现锁相环的 内建自测试和故障诊断、提高锁相环的故障检测率和故障隔离率，并能够有效缩短测试时 间、降低测试难度和测试成本。
【发明内容】
[0003] 本发明针对传统锁相环电路故障检测方法存在的缺点和不足，提供一种锁相环电 路嵌入式测试方法，实现锁相环的内建自测试和故障诊断、提高锁相环的故障检测率和故 障隔离率，并能够有效缩短测试时间、降低测试难度和测试成本。
[0004] 本发明通过W下技术方案实现：
[0005] 一种锁相环电路嵌入式测试方法，包括W下步骤：
[0006] 步骤一、对锁相环电路进行可测试性设计，首先确定故障集合，并根据故障集合来 模拟故障现象进而进行故障验证，对锁相环电路分析并结合故障集合中的故障特征，获得 锁相环个部分的可测点；
[0007] 步骤二、对步骤一得到的可测点进行验证评估；用基于多信号模型的测试性分析 方法对典型锁相环电路进行可测性分析，由测试性分析结果可得，对锁相环电路分稳压电 路、鉴相器、环路滤波器、压控振荡器、分频器五部分的分块测试，得到系统的故障检测率及 故障隔罔率；
[000引步骤=、对锁相环系统各组成模块进行硬件可测点设计；通过电路内部增加测试 点及测试电路，实现化L电路的各个子电路，包括稳压电源电路、鉴相器、环路滤波器、压控 振荡器（VCO)、反馈分频电路分别实现嵌入式测试，检测故障并隔离；
[0009] 步骤四、测试锁相环的输出频率，判断锁相环电路是否存在故障，若存在故障，贝U 控制模拟开关打开锁相环环路，施加激励对锁相环的各个功能部件做进一步的测试，查询 故障字典，显示故障内容；若不存在故障，结束测试。
[0010] 进一步地，所述的故障集合包括供电电源异常、鉴相器损坏、滤波器中的电阻电容 元件的开路、短路和参数故障、压控振荡器（VCO)外围控制电路电阻电容元件的开路、短路 和参数故障W及VCO本身的工作异常、分频器的损坏。
[0011] 本发明的有益效果：
[0012] 本发明方法，能够实现锁相环的内建自测试和故障诊断、提高锁相环的故障检测 率和故障隔离率，并能够有效缩短测试时间、降低测试难度和测试成本。
【附图说明】
[0013] 图1是本发明锁相环的多信号流模型；
[0014] 图2是本发明锁相环电路的测试性分析；
[0015] 图3是本发明基本的化L频率合成器；
[0016] 图4是本发明无源超前-滞后滤波器；
[0017] 图5是本发明稳压电源电路可测点设计；
[001引图6是本发明鉴相器可测点设计；
[0019] 图7是本发明环路滤波器可测点设计仿真示意图；
[0020] 图8是本发明分频器电路可测点设计；
[002U 图9是本发明74肥4046中VCO的控制特性；
[0022] 图10是本发明锁相环嵌入式故障诊断单元总体方案。
【具体实施方式】
[0023] 步骤一、对锁相环电路进行可测试性设计，首先确定故障集合。
[0024] 锁相环电路的常见故障有供电电源异常、鉴相器损坏、滤波器中的电阻电容元件 的开路、短路和参数故障、压控振荡器（VCO)外围控制电路电阻电容元件的开路、短路和参 数故障W及VCO本身的工作异常、分频器的损坏。上述锁相环的故障会引起锁相环一些性 能上的变化，
[0025] 在进行故障验证的时候，需要模拟故障现象。为此设计锁相环电路故障集，对锁相 环电路分析并结合故障集合中的故障特征，获得锁相环个部分的可测点。锁相环电路故障 集设计如下表所示。
[0026] 锁相环电路故障集
[0027]
【主权项】
1. 一种锁相环电路嵌入式测试方法，其特征在于，包括以下步骤： 步骤一、对锁相环电路进行可测试性设计，首先确定故障集合，并根据故障集合来模拟 故障现象进而进行故障验证，对锁相环电路分析并结合故障集合中的故障特征，获得锁相 环个部分的可测点； 步骤二、对步骤一得到的可测点进行验证评估：用基于多信号模型的测试性分析方法 对典型锁相环电路进行可测性分析，由测试性分析结果可得，对锁相环电路分稳压电路、 鉴相器、环路滤波器、压控振荡器、分频器五部分的分块测试，得到系统的故障检测率及故 障隔离率； 步骤三、对锁相环系统各组成模块进行硬件可测点设计：通过电路内部增加测试点及 测试电路，实现PLL电路的各个子电路，包括稳压电源电路、鉴相器、环路滤波器、压控振荡 器（VCO)、反馈分频电路分别实现嵌入式测试，检测故障并隔离； 步骤四、测试锁相环的输出频率，判断锁相环电路是否存在故障，若存在故障，则控制 模拟开关打开锁相环环路，施加激励对锁相环的各个功能部件做进一步的测试，查询故障 字典，显示故障内容；若不存在故障，结束测试。
2. 如权利要求1所述的一种锁相环电路嵌入式测试方法，其特征在于，进一步地，所述 的故障集合包括供电电源异常、鉴相器损坏、滤波器中的电阻电容元件的开路、短路和参数 故障、压控振荡器（VCO)外围控制电路电阻电容元件的开路、短路和参数故障以及VCO本身 的工作异常、分频器的损坏。
3. 如权利要求1或2所述的一种锁相环电路嵌入式测试方法，其特征在于，进一步地， 步骤四采用嵌入式测试单元进行测试，该测试单元分为五个部分，分别为被测电路、测试激 励发生电路、AD转换模块、故障诊断显示模块和基于FPGA的故障诊断控制模块；其中，输 出测试激励包含数字和模拟信号，需添加 DA转换模块，测试响应也包含模拟信号和数字信 号，对模拟信号进行处理需要AD转换模块，控制模块施加控制信号a、b、c控制数据选择器 和模拟开关位的选择，并施加激励A、B测试鉴相器，交流正弦激励C测试环路滤波器，直流 信号激励D测试压控振荡器和分频器，并根据测试响应信号分析查故障字典，进行故障诊 断结果的显示。
【专利摘要】本发明提供一种锁相环电路嵌入式测试方法，实现锁相环的内建自测试和故障诊断、提高锁相环的故障检测率和故障隔离率。步骤一、对锁相环电路进行可测试性设计；步骤二、对步骤一得到的可测点进行验证评估，得到系统的故障检测率及故障隔离率；步骤三、对锁相环系统各组成模块进行硬件可测点设计，检测故障并隔离；步骤四、测试锁相环的输出频率，判断锁相环电路是否存在故障，若存在故障，则控制模拟开关打开锁相环环路，施加激励对锁相环的各个功能部件做进一步的测试，查询故障字典，显示故障内容；若不存在故障，结束测试。
【IPC分类】G01R31-28, G01R31-02
【公开号】CN104569786
【申请号】CN201410844443
【发明人】李洋, 徐鹏程, 杜影, 王石记
【申请人】北京航天测控技术有限公司
【公开日】2015年4月29日
【申请日】2014年12月30日