自动测试设备和升级自动测试设备的集成电路测试界面的制作方法
【技术领域】
[0001] 本发明涉及一种集成电路测试界面，尤指一种可升级一自动测试设备，以测试一 待测组件的集成电路测试界面。
【背景技术】
[0002] 由于液晶显示器（Liquid Crystal Display,LCD)的低价化与高质量化,液晶显示 器已经被广泛地应用在个人计算机、笔记本电脑（notebook)、个人数字助理（PDA)、移动电 话、电视机，以及钟表等信息产品中。
[0003] 液晶显示器主要由一至多个源极驱动器（列驱动器，column driver)、一至多个 栅极驱动器（行驱动器，row driver)及一面板所组成。其中，液晶的穿透率对输入电压 (transmittance-voltage)的特性呈非线性曲线。图1显示现有液晶显示器的一输出电压 曲线的示意图。如图1所示，在现有液晶显示器的面板应用上，内部参考电压VLO~VL6、 VHO~VH6对应输入数据产生的输出电压曲线（即一伽玛曲线）分为正负极性并且有递减 性（由负极性往正极性则为递增），因此在数字至模拟转换功能的电路中会具有伽玛校正， 以补偿液晶非线性的特性。
[0004] 由于源极驱动器需要接收多组外部参考电压，将输入的数字信号转成相应的模拟 电压，以输出正确的电压至数据线，进而驱动液晶显示器的面板的像素进行显示，因此液晶 显示器的驱动芯片的主要功能大致上可视为具有数字至模拟转换功能的电路。因此，在现 有技术中，通常是利用测试机（tester)或测试板（test board)上的数字化仪进行液晶显 示器驱动芯片的测试。
[0005] 集成电路的效能与测试速度一直以来都是产业技术追求的目标。在电子业迅速蓬 勃发展的时代，随着集成电路不断地进步，自动测试设备往往仅使用了五年即被汰换，以配 合电路往高频发展、架构日益复杂化的需求。旧的机台，如Teradyne J750、SC312、Yokogawa TS6700等的测试规格只适用于测试单色的液晶显示器驱动芯片（IXD driver 1C)，而无法 满足目前的彩色液晶显示器驱动芯片，因此已从业界的生产线淘汰。
[0006] 随着芯片的售价不断地往下走，集成电路测试的成本势必得降低。其中，集成电路 测试的主要成本花费来自于自动测试设备（Automatic Test Equipment)的消耗与更新。然 而，若是依照以往自动测试设备五年即更新的汰换速率，集成电路测试的成本将会居高不 下，而导致产品失去竞争力。
[0007] 因此，如何发展低成本的自动测试设备，以大幅降低集成电路测试的成本，实为本 领域的重要课题之一。
【发明内容】
[0008] 本发明的其中一目的即在于提供一种低成本的集成电路测试界面，可用于现有的 自动测试设备中，以提升该自动测试设备的测试效能，进而降低集成电路测试的成本。
[0009] 本发明公开了一种集成电路测试界面，用来升级一自动测试设备，以测试一待测 组件，该集成电路测试界面包含至少一引脚，用来接收或传送至少一测试信号至该自动测 试设备的一测试机；复数个数字化仪（digitizer)，耦接于该至少一引脚，以产生一数字信 号；一处理器，耦接于该复数个数字化仪，用来进行该数字信号的处理；以及一连接件，用 来连接该处理器与一计算机设备，以将该处理器的一输出信号传送至该计算机设备；其中， 该集成电路测试界面设置于该自动测试设备的该测试机与一针测机之间。
[0010] 本发明还公开了一种自动测试设备，以测试一待测组件，该自动测试设备包含一 测试机；一针测机，用来承载该待测组件；一探针卡，耦接于该测试机，用来探测该待测组 件；以及一集成电路测试界面，耦接于该测试机之外。该集成电路测试界面包含至少一引 脚，用来接收或传送至少一测试信号至该自动测试设备的一测试机；复数个数字化仪，耦接 于该至少一引脚，以产生一数字信号；一处理器，耦接于该复数个数字化仪，用来进行该数 字信号的处理；以及一连接件，用来连接该处理器与一计算机设备，以将该处理器的一输出 信号传送至该计算机设备；其中，该集成电路测试界面设置于该自动测试设备的该测试机 与该针测机之间。
【附图说明】
[0011] 图1绘示现有一液晶显示器的一输出电压曲线的示意图。
[0012] 图2为本发明实施例一自动测试设备20的示意图。
[0013] 图3为本发明实施例一集成电路测试界面30的示意图。
[0014] 图4为本发明实施例另一集成电路测试界面40的示意图。
[0015] 图5为本发明实施例一测试机与一集成电路测试界面602的接脚电子示意图。 [0016] 图6为本发明实施例一集成电路测试界面与待测组件的电流流向示意图。
[0017] 图7为本发明实施例一集成电路测试界面与待测组件的电流流向示意图。
[0018] 图8为本发明实施例一集成电路测试界面80的系统功能方块图。
[0019] 图9绘示图8的集成电路测试界面80中一组液晶显示器输出通道的示意图。
[0020] 图10为关于图8的处理器800与模数转换器804的一种实现方式的示意图。
[0021] 图11绘示本发明实施例一现场可编程门阵列中数字信号处理的示意图。
[0022] 图12为图11所示的最大/最小单元的算法示意图。
[0023] 图13为图11所示的数字信号处理流程的一输出电压曲线的示意图。
[0024] 图14为图11所示的平均单元的算法示意图。
[0025] 图15为图11所示的校正单元的算法示意图。
[0026] 图16为图2所示的集成电路测试界面202的引脚212A、212B、212C的信号时序图。
[0027] 其中，附图标记说明如下：
[0028] VLO ~VL6、VHO ~VH6、VDDA、 内部参考电压
[0029] VSSA, Vcom
[0030] 20 自动测试设备
[0031] 200 测试机
[0032] 202、30、40、602、80 集成电路测试界面
[0033] 204 探针塔
[0034] 206 探针卡
[0035] 208 针测机
[0036] 212A、212B、212C 引脚
[0037] 214,304,404 连接件
[0038] 216 计算机设备
[0039] 22 待测组件
[0040] 300,400,90 数字化仪
[0041] 302A、302B、302C、402A、402B、处理器
[0042] 402C.606.800
[0043] 310 负载板
[0044] 410 探针界面板
[0045] SIG、SIG1、SIG2 测试信号
[0046] 802 运算放大器
[0047] 804 模数转换器
[0048] BADC、BADC1、BADC2、S_DSP 数字信号
[0049] 600 液晶显示器通道
[0050] 604 复数个数字化仪
[0051] 620 2个数字化仪
[0052] 622 参数量测单元
[0053] 624 测距电路
[0054] FPGA_A、FPGA_B、FPGA_C 现场可编程门阵列
[0055] 11 数字信号处理流程
[0056] 110 校正单元
[0057] 112 最大/最小单元
[0058] 114 平均单元
[0059] 116 解数据选择器
[0060] 118、120 逻辑闸
[0061] CAL 校正值
[0062] max 最大值
[0063] min 最小值
[0064] average_pos、average_neg 平均值
[0065] RST 测试结果
[0066] pos_sum、neg_sum 加总值
[0067] LMT 门坎值
[0068] TOT 总和
[0069] Ideal_Min、Ideal_Max 理想值
[0070] RAM_max > RAM_miη 存储器
[0071] ENB 致能信号
[0072] SAP 取样信号
【具体实施方式】
[0073] 请参考图2,图2为本发明实施例一自动测试设备20的示意图。自动测试设备 20包含一测试机（tester) 200、一集成电路测试界面202、一探针塔（probe tower) 204、一 探针卡（probe card) 206、一针测机（prober) 208及一计算机设备216,以测试一待测组件 22(例如一晶圆、一液晶显示器驱动芯片）的功能、参数与特性。自动测试设备20中的测试 机200、探针塔204、探针卡206、针测机208、计算机设备216等可为旧机台（如Teradyne J750、SC312、Yokogawa TS6700等）的原始设备，而集成电路测试界面202可整合一探针界 面板（probe interface board)、一负载板（load board)或一探测器板（probe board)，设 置于自动测试设备20的