一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法。
【背景技术】
[0002]对于平面晶体管而言，通常采用二次离子质谱(sms)来分析得到硅片的从表面垂直向下的面积在50平方微米范围内的掺杂离子浓度分布。对于FinFET晶体管而言，其鳍片(Fin)作为晶体管的沟道，属于三维立体结构，单独采用二次离子质谱来分析得到鳍片的从顶部到底部的掺杂离子浓度分布是不可行的。
[0003]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0004]针对现有技术的不足，在一个实施例中，本发明提供一种FinFET鳍片掺杂浓度分布的测量样品制备方法，包括:提供半导体衬底，在所述半导体衬底上形成多个鳍片，在所述鳍片的顶部形成有硬掩膜层；形成衬垫氧化物层，以覆盖所述半导体衬底的表面、所述鳍片的侧壁以及所述硬掩膜层的侧壁和顶部；在所述鳍片之间形成隔离结构；沉积绝缘层，以完全填充所述鳍片之间的间隙；执行化学机械研磨，直至所述绝缘层的顶部平坦化。
[0005]在一个示例中，在形成所述鳍片之前或者形成所述隔离结构之后，对所述半导体衬底实施SSRW离子注入，以在所述半导体衬底中形成掺杂离子浓度分布为陡峭的反三角势阱。
[0006]在一个示例中,所述绝缘层的厚度为1000-2000埃；实施所述研磨之后,所述绝缘层的顶部与所述鳍片的顶部之间的垂直距离为50-100埃。
[0007]在一个示例中，所述鳍片的宽度全部相同，或者所述鳍片分为具有不同宽度的多个鳍片组。
[0008]在一个示例中，形成所述鳍片的工艺步骤包括:在所述半导体衬底上形成硬掩膜层；图案化所述硬掩膜层，形成用于蚀刻所述半导体衬底以在其上形成所述鳍片的多个彼此隔离的掩膜；蚀刻所述半导体衬底以在其上形成所述鳍片。
[0009]在一个示例中，采用自对准双图案工艺实施所述图案化过程。
[0010]在一个示例中，所述硬掩膜层包括自下而上层叠的氧化物层和氮化硅层。
[0011]在一个示例中，形成所述隔离结构的工艺步骤包括:沉积形成隔离材料层，以完全覆盖所述鳍片；执行化学机械研磨工艺研磨所述隔离材料层，以露出所述硬掩膜层的顶部；实施回蚀刻以去除所述硬掩膜层、部分所述衬垫氧化物层和部分所述隔离材料层。
[0012]在另一个实施例中，本发明还提供一种FinFET鳍片掺杂浓度分布的测量方法，包括:将制备好的测量样品分割为结构完全相同的第一子样品和第二子样品；分别对所述第一子样品和所述第二子样品实施二次离子质谱分析和透射电子显微镜横截面分析；将所述二次离子质谱分析得到的所述第一子样品的从表面垂直向下的掺杂离子浓度分布数据和所述透射电子显微镜横截面分析得到的所述第二子样品中的鳍片的从顶部到底部的形貌数据传送至工艺计算机辅助设计工具；通过所述工艺计算机辅助设计工具模拟计算分析得到所述鳍片的从顶部到底部的掺杂离子浓度分布。
[0013]在一个示例中，所述测量样品采用如上述任一测量样品制备方法制备而成。
[0014]根据本发明，可以获得精确的有关鳍片的从顶部到底部的掺杂离子浓度分布趋势，从而消除TCAD模拟误差所引发的测试分析偏差。
【附图说明】
[0015]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0016]附图中:
[0017]图1A-图1F为根据本发明示例性实施例一的测量样品制备方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0018]图2A-图2F为根据本发明示例性实施例二的测量样品制备方法方法依次实施的步骤所分别获得的器件的示意性剖面图；
[0019]图3为根据本发明示例性实施例三的FinFET鳍片掺杂浓度分布的测量方法依次实施的步骤的流程图。
【具体实施方式】
[0020]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0021]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0022]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0023]目前通过以下两种方法来获取鳍片的从顶部到底部的掺杂离子浓度分布:第一，借助工艺计算机辅助设计工具(TCAD)模拟分析得到鳍片的从顶部到底部的掺杂离子浓度分布；第二，先对平面晶体管实施与FinFET晶体管相同的浓度分布为陡峭的反三角势阱(SSRff)的沟道掺杂离子注入，再通过二次离子质谱分析得到掺杂离子浓度分布的数据，最后结合TCAD的模拟分析间接得到鳍片的从顶部到底部的掺杂离子浓度分布。由于TCAD的模拟分析存在固有误差以及FinFET晶体管和平面晶体管之间存在固有的结构差异，通过上述两种方法得到的鳍片的从顶部到底部的掺杂离子浓度分布并不符合实际情况。本发明提出一种新的FinFET鳍片掺杂浓度分布的测量方法和测量样品制备方法，可以获得精确的有关鳍片的从顶部到底部的掺杂离子浓度分布趋势，从而消除TCAD模拟误差所引发的测试分析偏差。
[0024][示例性实施例一]
[0025]参照图1A-图1F，其中示出了根据本发明示例性实施例一的测量样品制备方法依次实施的步骤所分别获得的器件的示意性剖面图。
[0026]首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在一个实施例中，半导体衬底100选用单晶硅材料构成。然后，对半导体衬底100实施SSRW离子注入110，以在半导体衬底100中形成掺杂离子浓度分布为陡峭的反三角势阱。
[0027]接着，如图1B所示，在半导体衬底100上形成多个鳍片100’，鳍片100’的宽度全部相同，或者鳍片100’分为具有不同宽度的多个鳍片组。形成鳍片100’的工艺步骤包括:在半导体衬底100上形成硬掩膜层，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层101和氮化硅层102 ;图案化所述硬掩膜层，形成用于蚀刻半导体衬底100以在其上形成鳍片100’的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底100以在其上形成鳍片100’。
[0028]接着，如图1C所示，形成衬垫氧化物层103，以覆盖半导体衬底100的表面、鳍片100’的侧壁以及所述硬掩膜层的侧壁和顶部。在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫氧化物层103。
[0029]接着，如图1D所示，在鳍片100’之间形成隔离结构104。形成隔离结构104的工艺步骤包括:沉积形成隔离材料层，以完全覆盖鳍片100’，所述隔离材料层的材料可以为氧化物，例如HARP ;执行化学机械研磨工艺研磨所述隔离材料层，以露出所述硬掩膜层的顶部；去除所述硬掩膜层、部分衬垫氧化物层103和部分所述隔离材料层，以形成隔离结构104，在一个实施例中，采用回蚀刻工艺去除所述硬掩膜层、部分衬垫氧化物层103和部分所述隔离材料层，所述回蚀刻为干法蚀刻或湿法蚀刻。
[0030]接着，如图1E所示，沉积绝缘层105，以完全填充鳍片100’之间的间隙。在一个实施例中，采用化学气相沉积工艺(CVD)实施所述沉积。绝缘层105的材料优选氧化物，例如Si02。绝缘层105的厚度为1000-2000埃。
[0031]接着，如图1F所示，执行化学机械研磨，直至绝缘层105的顶部与鳍片100’的顶部之间的垂直距离为50-100埃。此时，绝缘层105的顶部已经平坦化，可以满足后续实施二次离子质谱分析的要求。
[0032]至此，完成了根据本发明示例性实施例一的测量样品制备方法实施的工艺步骤。
[0033][示例性实施例二]
[0034]参照图2