一种高精度同步ad采集的cpld芯片的制作方法
【技术领域】
[0001]本发明涉及一种CPLD芯片，具体涉及一种高精度同步AD采集的CPLD设计方法。
【背景技术】
[0002]状态检修的开展需要及时掌握电力系统高压电气设备的状况，目前总部运检部已经把带电测试作为重点开展的项目，对运行中设备周期性的开展检测工作。
[0003]其中，容性设备及避雷器的在线和带电监测技术，可以弥补停电预防性试验的不足。容性设备的在线监测、带电检测的技术已有20多年的研究历史，一直是国内外研究的重点课题，目前其监测量容性设备的介损、电容量、避雷器的全电流、阻性电流能够真实反映设备的运行状况。
[0004]但是从技术发展来看，目前容性设备、避雷器的绝缘在线/带电检测技术应用尚不普遍，主要经历了有线绝缘带电检测、分布式绝缘在线监测的发展，虽然取得了一些效果，由于其技术本身存在一些局限性，从而没有大范围应用。例如，分布式在线监测设备的投入较大、故障率高、维护量大；有线带电测试虽然投入少，性价比高，但存在测试时需要连接接线，打开末屏回路存在安全隐患、操作复杂、电缆长度影响数据准确性等。目前仅有冀北、北京等公司将大量容性设备的末屏事先通过端子箱下引，开展有线绝缘带电检测；福建等公司安装了大量的绝缘在线监测设备。
[0005]容性设备的在线和带电监测技术，可以弥补停电预防性试验的不足。电容型设备的在线监测、带电检测的技术已有20多年的研究历史，一直是国内外研究的重点课题，目前其监测技术已比较成熟，能够真实反映设备的运行状况。
[0006]随着全球定位系统(GPS)的出现和应用水平的提高，微妙级精度的计时装置已经商品化。如今的GPS能提供精度为Ius的同步时钟，使得带电测试系统实现高精度同步时钟成为可能。因此开展基于高精度GPS同步的变电设备绝缘带电检测技术可提供带电测试精度，提供精确的变电站设备实时状况，为完善变电站设备不停电检测提供可靠基础。
[0007]容性设备或避雷器的带电测试，需要选定基准设备，多个分布式的AD同时测量多路信号，计算两路信号的相位差(时间差)，测量的误差〈2 ‘(对50Hz频率的信号来说，采样的时间误差<2us)。利用一个集中式采样装置(如集中式带电测试仪，对所有信号采样利用一个ADC)，可以很容易的达到该测量精度。对分布式的测量系统，每个测量系统有一个独立的ADC(模拟量-数字量变换器)，不同采集终端采用相同的采样率，启动采集的时刻必须保证不大于2us，否则不同采样终端获得的“相位”无法进行比较。
【发明内容】
[0008]为了克服上述现有技术的不足，本发明提供一种高精度同步AD采集的CPLD芯片，本发明采用直接硬件控制方式，使得启动时刻的时间误差<2us，提高了整个测试系统的精度和效率。
[0009]为了实现上述发明目的，本发明采取如下技术方案:
[0010]一种高精度同步AD采集的CPLD芯片，所述CPLD芯片是基于EEPROM工艺，在芯片内部写入程序后，通过CPLD芯片中寄存器功能模块、地址译码功能模块、AD接口控制功能模块和PPS脉冲控制功能模块实现对分布式采集模块的AD采样启动及数据采集的精确控制;
[0011]所述CPLD芯片包括:
[0012]所述寄存器功能模块通过数据总线和控制总线与外部CPU通信，实现控制其他模块的工作模式；
[0013]所述地址译码功能模块通过地址总线连接外部CPU，配合外部CPU完成对其他外部器件和所述寄存器功能模块的读写访问；
[0014]所述AD接口控制功能模块与外部具有SPI串行接口的外部AD芯片连接，向外部AD芯片发送指令，接收外部AD芯片采样的数据；
[0015]所述PPS脉冲控制功能模块与外部GPS/BD模块和AD晶振时钟连接，实现对AD芯片的启停和数据采集的精确时序控制。
[0016]优选的，所述寄存器功能模块输出逻辑信号GPS_TRIG到所述PPS脉冲控制功能模块，当GPS_TRIG = O时，所述外部AD芯片的采集的开始与停止由所述外部CPU控制，当GPS_TRIG = I时，所述外部AD芯片的采集的开始与停止由GPS/BD模块控制。
[0017]优选的，所述寄存器功能模块通过逻辑信号线rdFULL与所述AD接口控制功能模块相连，作为识别所述AD接口控制功能模块的寄存器是否为满的标志，rdFULL = I时，寄存器为满。
[0018]优选的，所述地址译码功能模块通过片选信号CS25160与外部存储器相连；输出逻辑信号RES73360和H25160到所述寄存器功能模块，作为选择控制寄存器的信号；输出逻辑信号CS73360到所述AD接口控制功能模块，当CS73360 = O时，访问所述寄存器功能模块寄存器的低8位，当CS73360 = I时，访问所述寄存器功能模块寄存器的高8位。
[0019]优选的，所述AD接口控制功能模块通过内部数据总线与所述寄存器功能模块相连，通过逻辑信号线SOM1、S頂0、SDIFS、SDOFS和SCLK直接与外部AD芯片的SPI串行接口连接，完成外部CPU通过所述寄存器功能模块向外部AD芯片并行写入控制指令和读取SPI传回的数据。
[0020]优选的，所述PPS脉冲控制功能模块接收晶振时钟的时钟信号ADCLK_IN，当GPS_TRIG = O时，由外部CPU控制所述PPS脉冲控制功能模块向外部AD芯片输出AD工作时钟信号ADCLK_0UT ；当GPS_TRIG = I时，由GPS/BD模块输出的GPS_PPS脉冲信号控制所述PPS脉冲控制功能模块向外部AD芯片输出AD工作时钟信号ADCLK_0UT，即当GPS_PPS = O时，无输出AD工作时钟信号ADCLK_0UT，当GPS_PPS = I时，输出AD工作时钟信号ADCLK_0UT，此时外部AD芯片立刻启动采集。
[0021]优选的，所述GPS/BD模块用于根据信号覆盖情况进行选择接收GPS信号或BD北斗信号，其输出的GPS_PPS脉冲信号作为硬件控制信号。与现有技术相比，本发明的有益效果在于:
[0022]本发明采用直接硬件控制的方式，使得启动时刻的时间误差<2us，从而提高了整个测试系统的精度与效率。可广泛应用于各种电力系统中的容性设备电容量、介损和避雷器阻性电流的分布式带电测试中。
【附图说明】
[0023]图1是本发明提供的一种高精度同步AD采集的CPLD芯片结构图
[0024]图2是本发明提供的一种高精度同步AD采集的CPLD芯片设计图
【具体实施方式】
[0025]下面结合附图对本发明作进一步详细说明。
[0026]本发明基于CPLD的可编程设计，实现对GPS/BD对分布式采集终端(无直接电气连接)AD采样的精确控制。CPLD是基于EEPROM工艺的，在芯片的内部写入程序后，系统上电后即可可靠的工作，没有配置数据的加载过程，适合本应用中逻辑及时序的要求。
[0027]如图1所示，一种高精度同步AD采集的CPLD芯片包括:寄存器功能模块、地址译码功能模块、AD接口控制功能模块、PPS脉冲控制功能模块。
[0028]寄存器功能模块(RegPort):实现与CPU的通信，与外部的CPU的数据总线、WR、RD控制总线接口，实现对相关状态位的读写，控制其他模块的工作模式，检测工作状态。
[0029]地址译码功能模块(Decode):配合CPU完成对其他外部器件及内部寄存器的读写访问，与外部的CPU的地址总线接口接口，实现对CPLD内部寄存器、AD接口控制功能模块和其他外部器件的访问地址译码分配；
[0030]AD接口控制功能模块(AD_SPI):实现CPU与具有SPI接口的AD芯片器件的通信，与具有SPI接口的AD芯片器件连接，实现对AD控制命令的下发、数据的接收缓存；
[0031]PPS脉冲控制功能模块(GPS_C0N):实现利用GPS或北斗接收模块的信号对AD的采样同步进行精确控制，与外部GPS/BD模块的PPS脉冲、AD时钟连接，实现对AD器件的启动、数据采集的精确时序控制。
[0032]GPS/BD模块:用于根据信号覆盖情况进行选择接收GPS信号或BD北斗信号，其输出的PPS脉冲信号作为硬件控制信号