集成电路电源噪声测量系统的制作方法
【技术领域】
[0001]本发明涉及集成电路测试技术领域，特别是涉及一种集成电路电源噪声测量系统。
【背景技术】
[0002]目前普遍采用基于旁路分析(SCA)的方法来实现硬件木马的检测，在所有的旁路信号类别中，电源噪声信号是比较重要的一种，它与电路内部节点逻辑状态的翻转活动具有紧密关联性。传统技术中最常用的测量集成电路电源噪声信号的方法是电阻探测法。具体来说，这种方法具有两种不同的实现方式，分别如图1和图2所示。图1所示的为电源侧测量的实现方式，它把一个小阻值、低噪声的电阻放在印制电路板(PCB)输入电源Vdd和芯片的Vcc电源管脚之间；而图2所示的接地侧测量的实现方式中，电阻被放在芯片的接地端(GND)管脚和印制电路板的GND地线之间。然后利用示波器测量电阻两端的电压降，就可得到芯片的电源噪声的值。在实现过程中，发明人发现传统的电阻探测法虽然实现起来比较简单，但却存在一些不足，主要体现在:
[0003](I)测量的信噪比低
[0004]图1所示的电源侧测量方式中，由于电阻串接在芯片与电源之间，因此在测量芯片的电源噪声时，会受到电源供电信号上扰动的影响；而且芯片电源噪声的幅度一般比电源供电信号扰动的幅度小一个数量级以上，从而造成测量的信噪比比较低。而图2所示的接地侧测量方式中，由于电阻串接在芯片与地平面之间，导致测量得到的电压降信号的幅度很小，此时测量环境或测量设备的轻微扰动都会对测量结果产生极大的影响，因此其测量信噪比也比较低。
[0005](2)对高频信号的响应不灵敏
[0006]传统的电阻探测法中，加入的电阻会与电路中的电感一起组成一个低通滤波器，从而会把电源噪声中的高频成分滤除掉，而这些高频成分对于硬件木马检测是有益的。
【发明内容】
[0007]基于此，有必要针对集成电路测试中测量信噪比低且对高频信号响应不灵敏的问题，提供一种集成电路电源噪声测量系统。
[0008]为了实现上述目的，本发明技术方案的实施例为:
[0009]—种集成电路电源噪声测量系统，包括:
[0010]嵌入在待测芯片上的片上测试单元，用于对待测芯片在测试向量的作用下产生的电源噪声信号进行采样与保持，并根据延迟线芯片的延迟信号控制采样时间；
[0011]模数转换芯片，用于对电源噪声信号进行模数转换，获得多位宽的数字化电源噪声信号;
[0012]FPGA芯片，用于向待测芯片施加所述测试向量，并接收数字化电源噪声信号；
[0013]延迟线芯片，用于在FPGA芯片的控制下产生延迟信号，并向片上测试单元发送延迟信号。
[0014]上述技术方案具有如下有益效果:
[0015]因为本发明采用的技术方案是通过片上测试单元对电源噪声信号进行采样和保持，再利用待测芯片外的模数转换芯片进行模数转换，所以能避免电路板上电源供电信号以及测量环境或测量设备的扰动影响，进而提高了测量的信噪比；且因为本发明采用的技术方案不使用电阻，避免了测量电路中形成低通滤波器，片上测试单元是在待测芯片上实现对电源噪声信号的采样和保持，所以达到的频率高，进而有效提高了对电源噪声信号高频部分的响应能力。
【附图说明】
[0016]通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
[0017]图1为传统技术中电源侧测量的实现方式示意图；
[0018]图2为传统技术中接地侧测量的实现方式示意图；
[0019]图3为本发明实施例1中集成电路电源噪声测量系统示意图；
[0020]图4为本发明实施例2中集成电路电源噪声测量系统示意图；
[0021]图5为本发明实施例1或2中集成电路电源噪声测量系统的片上测试单元示意图；
[0022]图6为本发明集成电路电源噪声测量系统的片上测试单元一实施例示意图；
[0023]图7为本发明集成电路电源噪声测量系统实现流程一实施例示意图；
[0024]图8为本发明集成电路电源噪声测量系统实现流程中测量步骤具体流程一实施例示意图。
【具体实施方式】
[0025]为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
[0026]需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。
[0027]除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0028]实施例1:
[0029]图3为本发明实施例1中集成电路电源噪声测量系统示意图，本发明所提供的集成电路电源噪声测量系统主要包括片上测试单元、模数转换芯片(ADC)、现场可编程门阵列(FPGA)芯片、延迟线芯片等。
[0030]待测芯片是被测试的集成电路芯片，在本发明中需要对其电源噪声信号进行测量。为了达到本发明的目的，在被测芯片中，除了包含用于实现芯片原有功能的原始电路夕卜，还需要在该芯片上嵌入一个片上测试单元，用于对待测芯片在测试向量的作用下产生的电源噪声信号进行采样与保持，并根据延迟线芯片的延迟信号控制采样时间；模数转换芯片，用于对电源噪声信号进行模数转换，获得多位宽的数字化电源噪声信号；FPGA芯片，用于向待测芯片施加所述测试向量，并接收数字化电源噪声信号；延迟线芯片，用于在FPGA芯片的控制下产生延迟信号，并向片上测试单元发送所述延迟信号。
[0031]具体而言，在实施例1中，FPGA芯片是测量系统的控制核心，它一方面要给待测芯片施加测试向量，使待测芯片能正常工作即产生相应的电源噪声信号，另一方面，它还需要合理控制模数转换芯片、延迟线芯片，使它们能与待测芯片保持同步运作；此外，它还负责将ADC输出的数字化电源噪声信号转发给相关处理器(如图4所示)。模数转换芯片主要负责对片上测试电路采集到的电源噪声信号进行模数转换，将模拟电压信号转换为多位宽(如14位或16位)的数字信号，并把这些数字信号发送给FPGA芯片。延迟线芯片主要用于在FPGA的控制下，产生一个与原始电路的系统时钟同步的延迟信号。该信号用于控制片上测试电路中开关的通断，即控制其采样时间。
[0032]本发明实施例1中采用的技术方案为通过片上测试单元对待测芯片的电源噪声信号进行采样和保持，再利用待测芯片外的模数转换芯片进行模数转换，避免电路板上电源供电信号以及测量环境或测量设备的扰动影响，提高了信噪比；片上测试单元在待测芯片上实现对电源噪声信号的采样和保持，达到的频率高，有效提高了对电源噪声信号高频部分的响应能力。
[0033]实施例2:
[0034]图4为本发明实施例2集成电路电源噪声测量系统示意图:集成电路电源噪声测量系统包括片上测试单元、可编程直流电源、处理器、待测芯片、模数转换芯片(ADC)、FPGA芯片、延迟线芯片等。其中片上测试单元包括采样保持电路以及单位增益放大器。可编程直流电源在处理器的控制下，为片上测试单元中的单位增益放大器提供偏置电压。在测量系统上电后，需对该偏置电压进行调整，从而校准单位增益放大器。
[0035]模数转换芯片主要负责对片上测试单元采集到的电源噪声信号Vout进行模数转换，将模拟电压信号转换为多位宽(如14位或16位)的数字信号，并把这些数字信号发送给FPGA芯片。
[0036]FPGA芯片是测量系统的控制核心，它一方面要给待测芯片施加测试向量，使待测芯片能正常工作起来；另一方面，它还需要合理控制模数转换芯片、延迟线芯片，使它们能与待测芯片保持同步运作；此外，它还负责将ADC输出的数字化电源噪声信号转发给处理器。
[0037]延迟线芯片主要用于在FPGA的控制下，产生一个与原始电路的系统时钟同步的延迟信号。该信号用于控制片上测试电路中开关的通断，即控制其采样时间。
[0038]处理器主要负责FPGA芯片的配置，并接收FPGA芯片转发的数字化电源噪声信号，以便进行后续的数据处理。而在具体的实施例中，本发明的处理器为计算机或者其他种类的处理装置，仍能实现本发明的目的。
[0039]本发明实施例2中采用的技术方案为通过片上测试单元中的采样保持电路对电源噪声信号进行采样和保持，再利用待测芯片外高性能模数转换芯片进行模数转换，因此能避免电路板上电源供电信号的扰动影响，以及测量环境或测量设备的扰动影响，从而提高了电源噪声信号信噪比。另外本方案不使用电阻，避免了测量电路中形成低通滤波器；在待测芯片上实现对待测芯片电源噪声信号进行采样保持，因此达到的频率高，有效提高测量系统对电源噪声信号高频部分的响应能力。
[0040]图5为本发明实施例1或2中集成电路电源噪声测量系统的片上测试单元示意图。片上测试单元包括采样