程控电荷型振动传感器仿真信号源的制作方法
【技术领域】
[0001]本发明涉及一种振动传感器仿真信号源(电路)。
【背景技术】
[0002]随着航空、航天、汽车工业等领域的各种传感器融合的快速发展，电荷输出型振动传感器已成为目前大多数振动信息主要来源，并且振动传感器采集的信息对系统的安全尤为重要，出于更好的对机械振动传感器输出进行有效监控和对结构部位或部件振动进行有效管理的目的，很多设备专门配备了相关传感器采集控制器对此进行管理。因此，在对此类传感器采集控制器的研制和生产过程中都需要有振动传感器仿真信号源作为信号输入，以便对传感器指标进行监控分析，验证检验传感器采集控制器的工作情况。
[0003]目前，在实际的研制和生产中主要采用真实的物理转台搭载传感器进行试验和测试，这样构建的仿真信号源系统体积大、可控性能差、操作复杂、维护不便、安全性差、不易操控，且最关键的试验过程参数不能复现。市场上现有的电荷信号源频率和幅值可调节的范围小、精度差且不能单独调节灵敏度、不支持实时变参数，不能完全满足控制器研制和测试时的条件。
【发明内容】
[0004]本发明根据压电晶体电荷输出型振动传感器信号特性，提出专用于模拟电荷输出型振动传感器信号的设备一一程控电荷型振动传感器仿真信号源，该设备具有体积小、功耗小、操作和维护简便，能够有效提高电荷信号放大器及其传感器仿真监控和管理控制器的研制和测试效率。
[0005]本发明的方案如下:
[0006]程控电荷型振动传感器仿真信号源，主要由时钟发生模块、ADC采集模块、数字参数控制模块、FPGA芯片、DAC调理输出模块、电荷输出模块和转速输出模块组成；其中，时钟发生模块向FPGA芯片提供多路时钟源信号，数字参数控制模块向FPGA芯片提供调相信息和波形样本数据、并在数字信号参数控制模式下提供调频信息和调幅信息，ADC采集模块在模拟信号参数控制模式下向FPGA芯片提供调频信息和调幅信息；FPGA芯片内部设置有分别对应于电荷输出模块和转速输出模块的双口 RAM，DAC调理输出模块从双口 RAM中读取所述波形样本数据，FPGA芯片根据所述调频信息和调幅信息向DAC调理模块提供频率参数和幅值参数，使得DAC调理输出模块输出幅值频率均可调的小信号波形至相应的电荷输出模块和转速输出模块，最终分别输出电荷信号和转速信号。
[0007]基于以上方案，本发明还作了如下优化:
[0008]FPGA芯片与ADC采集模块串口通信，与数字参数控制模块并口通信。
[0009]数字参数控制模块由接收命令的RS485电路、处理命令的STM32单片机、设置RS485地址的拨码开关、存储所述波形样本数据的FLASH芯片组成，STM32单片机将通过RS485接收到的命令和读取自FLASH芯片的波形样本数据送入FPGA芯片。
[0010]时钟发生模块采用有源晶体振荡器，经过时钟驱动芯片锁相输出成多路时钟，并提供给三个DDS芯片参考时钟输入，再由FPGA芯片根据频率需求通过SPI串行接口配置这三个DDS芯片的频率参数得到三个输出时钟信号，DDS芯片输出的时钟经滤波放大后再次输入到FPGA的时钟管脚，供FPGA内部逻辑使用。
[0011 ] DAC调理输出模块包括依次连接的高速DA芯片、7阶巴特沃斯低通滤波器、幅度调整电路、乘法型DAC电路以及光隔；FPGA芯片输出波形数据到高速DAC芯片转换成模拟量波形，该模拟量波形通过7阶巴特沃斯低通滤波器滤波，再经过幅度调整电路调幅作为乘法型DAC的参考电压输入，由FPGA输出的幅值参数控制乘法型DAC的输出波形幅值。
[0012]电荷输出模块有独立的3路电荷信号输出，转速输出模块有独立的2路转速信号输出。
[0013]本发明具有以下技术效果:
[0014]1、体积小、功耗小、操作简单、便于维护，能够实现电荷型振动传感器参数的自动测试。
[0015]2、信号源输出信号精度高，调幅、调频、调相范围宽，响应速度快。
[0016]3、使用波形样本可变的双口 RAM，可以提供给用户更加开放的波形内容实现方式，能够复现采集到的真实传感器的试验过程参数，这一功能在某些高安全领域非常关键。
【附图说明】
[0017]图1为本发明的结构示意图。
【具体实施方式】
[0018]本发明的程控电荷型振动传感器仿真信号源是模拟产生压电晶体传感器受到振动或压力时所产生电荷量信号的设备。如图1所示，在程控电荷型振动传感器仿真信号源板卡上，主要设置有时钟发生模块、ADC采集模块、数字参数控制模块、FPGA、DAC调理输出模块、电荷输出模块、转速输出模块等。其中ADC采集模块和数字参数控制模块分别在模拟信号参数控制模式和数字参数模块模式下独立工作，分别决定输出信号的波形频率和幅值控制参数是来自模拟量还是直接由数字量控制。两个模块以外的五个模块分别组成两个功能部分:3通道电荷信号输出和2通道转速信号输出。
[0019]以下分别介绍各个主要模块。
[0020]1、时钟发生模块:
[0021]采用一个30Mhz有源晶体振荡器，经过时钟驱动芯片锁相输出成多路时钟，并提供给3个DDS芯片的REF CLK参考时钟输入，再由FPGA芯片根据频率需求通过SPI串行接口配置3个DDS芯片的频率参数得到3个输出时钟信号，DDS输出的时钟经滤波放大后再次输入到FPGA的时钟管脚，供FPGA内部逻辑使用。
[0022]这一方式在同一个30MHz有源时钟源驱动下成功同步多个DDS工作，使DDS的REFCLK参考时钟输入之间的相位误差达到最小，以减小多路DDS输出之间的相位差异，达到了提供给FPGA芯片3路频率连续可变的任意频率的时钟源信号的目的，以适应3路电荷信号输出的频率需要。
[0023]2、ADC采集模块:
[0024]共计10个AD采集通道，每个通道是由运放搭建的信号调理电路和一个14位ADC采集芯片组成，ADC采集芯片与FPGA之间通过SPI串行通信。
[0025]程控电荷型振动传感器仿真信号源有3路电荷输出和2路转速输出，每一路输出通道都需要单独调整频率和幅值，而ADC采集模块仅在模拟控制方式下使用，ADC采集模块采集到的电压值代表相关输出通道的频率或幅值信息，所以5路输出总共需要10个ADC采集输入。
[0026]3、数字参数控制模块:
[0027]由接收命令的RS485电路、处理命令的STM32单片机系统、设置RS485地址的拨码开关、存储波形样本参数的FLASH芯片组成，STM32单片机系统通过RS485接收命令参数及波形样本信息，与FPGA使用8位并口通信。
[0028]4、FPGA:
[0029]内部由逻辑描述实现与STM32的8位并行接口，与AD芯片的串行配置读取采集接口，与DDS的SPI配置写入接口，以及DA芯片的并行接口，重点实现了双口 RAM数据读写缓存机制以及同时读取多个双口 RAM的相位同步调整机制。
[0030]FPGA负责由STM32单片机系统并口接收到的波形样本数据送入到内部双口 RAM中缓存，并接收来自STM32单片机或者来自ADC采集模块的用于控制DAC调理模块的频率和幅值参数。
[0031]5、DAC调理输出模块:
[0032]FPGA输出14位的波形数据到高速DAC芯片转换成模拟量波形，该波形通过7阶巴特沃斯低通滤波器滤波，之后经过幅度调