基于巨压阻特性的硅纳米线压力传感器及其封装结构的制作方法
【技术领域】
[0001]本发明涉及一种基于巨压阻特性的硅纳米线压力传感器及其封装结构，属于微纳电子机械系统(MEMS/NEMS)传感器设计技术领域。
【背景技术】
[0002]微电子和微机械加工技术的迅猛发展极大的推动了传感器技术的进步，并大大扩展了传感器的应用范围。作为最重要的一类微电子机械系统(MEMS)产品，半导体压力传感器广泛的应用于工业自动化、航空航天等诸多领域。目前，压阻式压力传感器多采用硅杯结构，在压力作用下传感器应力膜发生弹性形变，通过压敏电阻的变化感知，并进而获得输出交由后端信号调理电路处理，通过对输出电压与压力值进行标定可以实现对压力的测量。
[0003]但是硅杯结构也存在如下问题:(I)应力膜的质量是决定传感器诸多特性的关键因素。考虑到集成度的提高和减小成本，传统的为了提高传感器的灵敏度，减小应力膜的厚度成了必然选择。但是应力膜质量轻一方面易造成传感器的响应减小速度低，谐振频率通常只有千赫兹左右，限制了传感器的应用，另一方面也导致降低压力传感器的线性度，这与满足灵敏度同时保证线性度的传感器设计原则不符；(2)在传统硅压阻式压力传感器中，由于制作工艺的限制，压敏电阻及其电桥连接电路通常排布在硅膜外表面且暴露在外界环境中，器件在工作过程中，由于外界环境酸碱物质、悬浮粉尘、静电颗粒等对压敏电阻的影响，易导致器件性能和使用寿命大打折扣，影响传感器的长期可靠性，甚至损坏传感器芯片；(3)传统体加工的硅压阻的电阻应变系数约100左右。传统掺杂工艺的硅压敏电阻的电阻应变系数较小，随着传感器尺寸的变小，传统掺杂工艺的压敏电阻已经不能满足现代超高灵敏度检测的要求，尤其是生化类压力传感器超微量超快检测的要求。
【发明内容】
[0004]目的:为了克服现有技术中存在的不足，本发明提供一种基于巨压阻特性的硅纳米线压力传感器及其封装结构。
[0005]技术方案:为解决上述技术问题，本发明采用的技术方案为:
[0006]一种基于巨压阻特性的硅纳米线压力传感器，包括:壳体、传感器芯片，所述传感器芯片包括:硅纳米线巨压阻敏感结构、硅底层、绝缘二氧化硅层、硅顶层，所述硅底层、绝缘二氧化硅层、硅顶层从下至上依次设置，所述硅底层设置有梯形凹槽；所述硅纳米线巨压阻敏感结构设置在硅顶层上，所述硅纳米线巨压阻敏感结构包括多根硅纳米线、受力应变薄膜层、多块电极，所述电极设置为四块，四块电极呈正方形分布，所述受力应变薄膜层设置在四块电极中心位置；所述多根硅纳米线包括四对平行设置的两根硅纳米线，所述四对平行设置的两根硅纳米线分别连接在四块电极与受力应变薄膜层之间；所述壳体包括塑料外壳、塑料底盖、导压管，所述塑料外壳底部设置有塑料底盖，塑料外壳顶部设置有导压管，所述导压管底部设置有导压底口、导压底口底部与传感器芯片的硅底层相连接，所述塑料外壳内壁设置有支撑框架，所述传感器芯片的硅顶层与支撑框架相接触，所述支撑框架上设置有金属引线，所述塑料底盖上设置有焊盘，所述传感器芯片的电极、金属引线、焊盘通过引线依次连接。
[0007]所述硅底层的梯形凹槽内设置有软硅胶，用于隔绝与外界环境的接触。
[0008]还包括偏置电压、偏置电极，所述偏置电极设置在娃底层末端面，所述偏置电极与壳体外的偏置电压相连接。
[0009]还包括玻璃晶圆片，玻璃晶圆片设置有空腔，所述空腔设置在受力应变薄膜层与硅纳米线上方，起到密封、保护作用。
[0010]所述硅纳米线在绝缘二氧化硅层对应位置处设置有通槽，用于加强硅纳米线对压力变化的感应灵敏度；
[0011 ] 作为优选方案，所述硅纳米线利用等离子体Ba和Hf进行表面修饰。
[0012]作为优选方案，所述硅顶层采用掺杂硼离子的硅材质。
[0013]一种基于巨压阻特性的硅纳米线压力传感器的制造方法，包括如下步骤:
[0014]步骤一:选用P型111晶向的SOI硅芯片作为传感器芯片制备的材质，硅底层厚度为350_850nm，绝缘二氧化娃层厚度为100-200nm，娃顶层厚度为50_150nm ；
[0015]步骤二:分别用硫酸与双氧水混合溶液和去离子DI水各冲洗SOI娃片7-13分钟；
[0016]步骤三:在SOI硅芯片的硅顶层以倾斜角度5-9°，20keV能量注入1016Dose/cm3剂量的硼离子，时间为12分钟，然后放置于高温退火炉中20-40秒以使硼离子均匀分布；
[0017]步骤四:正方形硅受力应变薄膜层，硅纳米线，电极图形曝光于EL-13%正电子束光刻胶，接着在sf6/n2环境下，通过ICP干法刻蚀；
[0018]步骤五:浸泡在49% HF溶液1-2分钟去除TE0S，并通过363KTMAH湿法腐蚀SOI硅芯片硅底层，腐蚀出梯形凹槽；
[0019]步骤六:TE0S沉积于娃纳米线的周围以保护娃纳米线，并在CF4/Ar以娃纳米线图案ICP干法刻蚀位于SOI硅芯片中间的绝缘二氧化硅层；
[0020]步骤七:以温度400-450°C，时间为30_50分钟溅射铝作为硅纳米线的电极引出端电极；
[0021]步骤八:旋涂光刻胶，光刻后保留电极区域的光刻胶，有效防止后续释放硅纳米线对电极的腐蚀；
[0022]步骤九:利用Buffered Oxide Etcher，B0E溶液释放娃纳米线，最后利用超临界干燥仪干燥得到释放的纵横向双根对称硅纳米线结构；
[0023]步骤十:利用等离子体Ba和Hf间隔20-40分钟先后对硅纳米线表面进行两次注入轰击，使得硅纳米线表面形成粗糙度的缺陷以及带电荷的杂质，调制生成表面态；
[0024]步骤^^一:利用光刻、刻蚀与剥离工艺在SOI硅芯片硅底层做下偏置电极，用于施加偏置电压耗尽硅纳米线导电沟道，形成部分区域夹断，可有利于充分实现硅纳米线巨压阻特性；
[0025]步骤十二:划片，封装，完成基于巨压阻特性的硅纳米线压力传感器的制作。
[0026]有益效果:本发明一种基于巨压阻特性的硅纳米线压力传感器是基于低掺杂浓度条件下硅纳米线表面缺陷态增强效应和电场控制的夹断效应，通过外部环境气压引起传感器芯片形成机械应力改变硅纳米线导电沟道的空穴浓度巨减，甚至夹断来实现巨压阻效应。
[0027]1.通过选用P型晶向111的SOI硅片，利用SOI材料自身固有的特性，具有体硅所无法比拟的优点:即可通过绝缘介质实现集成电路中元器件的电隔离，一方面可确保传感器可靠的工作在高温环境中。另一方面可彻底消除了体硅CMOS电路中的寄生闩锁效应。采用这种材料制成的集成电路还具有抗辐射、寄生电容小、短沟效应小以及特别适用于低压低功耗电路等优势；
[0028]2.采用软硅胶隔离芯片与待测介质，由于软硅胶的杨氏模量很小，能减小封装材料对传感器芯片产生的机械应力，从而对芯片的输出特性影响可忽略，从而对芯片的输出基本也没有影响；
[0029]3.本发明选用的硅纳米线电阻是一种新型的利用表面修饰工艺和偏置电场处理过的硅压阻式电阻，其所表征的巨压阻效应的电阻应变系数高达5000，比传统体加工的硅压阻的电阻应变系数(100左右)高约2个数量级，尤其硅纳米线在压应力下产生的巨压阻效应能够大大提高传感器的检测灵敏度和分辨率。采用所制成的硅纳米线尺度可控性强、定位性好、结构一致性好、易于实现阵列化。
[0030]4.由于掺杂工艺的不可控性，本发明通过硅底层施加偏置电压，在硅纳米线中形成夹断区域，可以有效地调制硅纳米线的巨压阻特性，大大提高了产品的成品率。
[0031]5.硅压力传感芯片纵横向双根对称硅纳米线与外围精密电阻组成的惠斯顿电桥，通过外围的MCU控制多路复用开关给各个惠斯顿电桥供电，可多点进行数据采集，一方面提高了传感器的寿命和稳定性，另一方面减少了后续数据测量的误差。
[0032]本设计大幅度提高硅压力传感器的灵敏度和分辨率，同时减小传感器的噪声干扰和外部环境的污染和腐蚀，提高了检测数据的精度和可靠性。
【附图说明】
[0033]图1为硅纳米线巨压阻效应工作原理图；
[0034]图2为基于巨压阻特性的硅纳米线压力传感器结构示意图；
[0035]图3为压力传感器芯片硅顶层俯视图；
[0036]图4为压力传感器芯片剖面示意图；
[0037]图5为硅纳米线巨压阻敏感结构与外围精密电阻连接示意图。
【具体实施方式】
[0038]下面结合附图对本发明作更进一步的说明。
[0039]如图1(a)所示，通过在硅纳米线与表面二氧化硅的界面处掺入Hf，Ba等原子的表面修饰可以将界面处表面缺陷态的浓度提升2个数量级，从原来的1wCm 2表面浓度提升到112Cm 2以上，由于娃纳米线掺杂浓度较低(一般10 17cm 2以下)，因而娃纳米线表面缺陷态浓度相对于纳米线的导电空穴浓度的比例显著增加，缺陷态的作用也明显增强。通过对硅纳米线压力传感器芯片优化设计可以在硅纳米线中形成不同大小的压应力。如图1(b)所示，在气压导致的机械压应力T的作用下，表面缺陷态俘获空穴的能力有所增强，大量的空穴掉入缺陷无法移动，从而显著减小硅纳米线的导电能力从而形成了巨压阻特性。由于不同大小的压力作用，因此在硅纳米线径向沟道内形成了不同的导电能力的区域。如图1(c)所示，在硅纳米线和硅芯片之间施加偏置电场E，可以进一步在硅纳米线中形成局部区域夹断，从而导致了相对于体硅提升了 2个数量级以上的巨压阻效应。
[0040]基于上述工作原理的具有巨压阻特性的硅纳米线压力传感器结构如下:如图2、图3所示，一种基于巨压阻特性的硅纳米线压力传感器，包括:壳体、传感器芯片，所述传感器芯片包括:硅纳米线巨压阻敏感结构、硅底层1、绝缘二氧化硅层2、硅顶层3，所述硅底层
1、绝缘二氧化硅层2、硅顶层3从下至上依次设置，所述硅底层I设置有梯形凹槽；所述硅纳米线巨压阻敏感结构设置在硅顶层I上，所述硅纳米线巨压阻敏感结构包括多根硅纳米线4、受力应变薄膜层5、多块电极6，所述电极6设置为四块，四块电极6呈正方形分布，所述受力应变薄膜层5设置在四块电极6中心位置；所述多根硅纳米线4包括四对平行设置的两根硅纳米线41，所述四对平行设置的两根硅纳米线41分别连接在四块电极6与受力应变薄膜层5之间；所述硅纳米线4在绝缘二氧化硅层2对应位置处设置有通槽7